第七章、异步时序逻辑电路课件.ppt

第七章 异步时序逻辑电路 吉林大学;异步时序逻辑电路的特点及模型; 2. 异步时序逻辑电路的特点;组 合 逻 辑;对输入脉冲信号的两点限制：;分析步骤如下：;例：分析下图所示的脉冲异步时序逻辑电路;解：;现 态 y2 y1;作状态表和状态图: 根据转移真值表可作出状态图.;例：分析下图所示的脉冲异步时序逻辑电路;作状态转移真值表;现 态 y;作状态表和状态图 根据转移真值表可作出下列状态表和状态图;画时间图和说明电路功能;例：试分析下图所示的脉冲型异步时序逻辑电路。 ; 解：（1）求输出函数和控制函数： Z＝Q1 J0＝;输 入;（3）作状态表和状态图;例：分析下图所示的脉冲异步时序电路;解：; 该式表明当CP为逻辑1时，触发器的状态才能发生变化，而只有当时钟出现有效跳变时，CP才为逻辑1。;将3个触发器的激励函数代入触发器的次态方程， 得;现 态 Q3 Q2 Q1;画出时间图和说明电路功能 由状态图可知：该电路是一个八进制减1计数器，输出是借位信号。 ;例：分析下图所示的脉冲型异步时序逻辑电路。 ;对Q2： J2=1 K2=1 触发器的时钟既来自前级的;（2）从触发器Q0到Q2依次写出次态方程：;;7.2 脉冲异步时序逻辑电路的设计;例:设计一个“X1－X2－X2”脉冲序列检测器。它有两个脉冲输入端X1和X2，输出为Z。要求X1和X2不能同时出现在输入端，当输入脉冲序列为“X1－X2－X2”时，产生一个输出脉冲Z，其脉冲宽度与X2相同。;（2）状态化简 ;; X2 X1;;;（5）画逻辑电路图 ;例：设计一个脉冲异步时序电路，该电路有3个输入端x1,x2和x3，一个输出端Z。当且仅当电路接收的输入脉冲序列为x1－x2－x3时，输出 Z由0变成为1，仅当又出现一个x2脉冲时，输出 Z才由1变为0。;典型的输入、输出波形如图所示;解：用Moore电路实现;由观察法可见该表已是最简状态表，无需再化简。;状态分配：;现 态 y2 y1; 确定激励函数和输出函数表达式; D1=x1 CP1= x1y2 ＋x2y2 ＋x3 ;; 例 : 试用J-K触发器设计一个异步六进制加法计数器. ; 将时钟控制端当作激励端来看.故可得以下J-K触发器的激励表: ;.; 0 0 0 0 0 1 d d d d 1 d 0 0 1 0 0 0 1 0 1 0 0 d 1 d d 1 d 1 1 0 0 1 0 0 1 1 d d d d 1 d 0 0 1 0 0 1 1 1 0 0 1 d d 1 d 1 1 1 1 0 1 0 0 1 0 1 d d d d 1 d 0 0 1 0 1 0 1 0 0 0 d 1 0 d d 1 1 d 1 1 1 1 0 d d d d d d d d d d d d d 1 1 1 d d d d d d d d d d d d d;.;.;Q2nQ1n;检查能否自启动: ;电平型异步时序电路框图;输出方程 : Z=f (X , y) 激励方程 :Y=f (X , y) 二次状态方程 : yit+τ= Yit ( i=1,2……r ) X=X1~ Xn : 输入状态 y=y1~ yn : 二次状态 ;τ :