- 1、本文档共16页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
排除故障在12000系列路由器的QM_SANITY_WARNING消息-Cisco
排除故障“在12000系列路由器的
QM_SANITY_WARNING”消息
目录
简介
先决条件
要求
使用的组件
规则
问题
解决方案
背景
情形 1:
方案 2:
情形 3:
故障排除命令
示例:
简介
本文描述步骤调试能发生在运行IOS的一个12000系列Cisco路由器的ondifferent线卡的数据包缓冲
depletionmessages。它更太普通以至于不能看到宝贵的时间和资源浪费替换该的硬件正常实际上
运行由于缺乏在GSR缓冲管理的知识。
先决条件
要求
读者应该有Cisco 12000系列路由器体系结构的概述。
使用的组件
本文档中的信息基于以下软件和硬件版本:
Cisco 12000 系列互联网路由器
支持千兆位交换路由器的Cisco IOS软件版本
本文档中的信息都是基于特定实验室环境中的设备编写的。用于本文的所有设备开始与原始。如果
您使用的是真实网络,请确保您已经了解所有命令的潜在影响。
规则
有关文档规则的详细信息,请参阅 Cisco 技术提示规则。
问题
GSR或12000系列Cisco路由器真有一个分布式体系结构。这意味着每个LC运行其Cisco IOS软件镜
像的自己的复制并且有智能独自地完成信息包转发决定。每线卡执行其自己
1. 转发查找
2. 数据包缓冲缓冲区管理
3. QOS
4. 流控制
一个在数据包交换期间的最重要的操作在GSR是由多种缓冲管理ASIC的缓冲管理(BMA)完成查找在
线卡。 下面与在路由器日志可能出现,当在制作时的GSR缓冲管理涉及的一些消息。在以下部分我
们讨论可能造成这些消息出现在路由器日志的不同的触发,并且什么是纠正措施执行减轻问题。在
某个情况下这可能也导致可能表明的包丢失,当协议摆动和导致网络影响。
%EE48-3-QM_SANITY_WARNING :Tofab被耗尽的FreeQ缓冲区
SLOT 1:Sep 16 19:06:40.003 UTC :%EE48-3-QM_SANITY_WARNING :少量自由
buffers(1)是可用的在Tofab FreeQ pool# 2
SLOT 8:Sep 16 19:06:45.943 UTC :%EE48-3-QM_SANITY_WARNING :少量自由
buffers(0)是可用的在Tofab FreeQ pool# 1
SLOT 0:Sep 16 19:06:46.267 UTC :%EE48-3-QM_SANITY_WARNING :少量自由
buffers(2)是可用的在Tofab FreeQ pool# 2
SLOT 8:Sep 16 19:06:47.455 UTC :%EE48-3-QM_SANITY_WARNING :Tofab被耗尽
的FreeQ缓冲区。重新切开Tofab缓冲区
SLOT 8:Sep 16 19:06:47.471 UTC :%EE192-3-BM_QUIESCE :
解决方案
背景
排除故障我们需要了解在GSR线卡的数据包流的QM-SANITY警告错误。下面的图解释C12k线卡和
数据包流路径的主要块。
线卡(LC)在Cisco 12000SERIES互联网路由器有内存的两种类型:
路由或处理器内存(动态RAM - DRAM) :此内存使主要内置处理器运行Cisco IOS软件和存储网
络路由表(转发信息库- FIB,邻接)
数据包内存(同步动态RAM - SDRAM) :线路卡信息包内存临时地存储等候交换决定的数据包由
线路卡处理器。
如被看到从上述镜像, GSR线卡专门化数据包缓冲ASIC (特殊用途的集成电路),一个对数据包内
存的提供访问的每个流量方向流。亦称这些ASIC缓冲区管理ASIC (BMA)执行在线卡的数据包缓冲
和缓冲区队列管理管理功能。 要支持高吞吐量/forwarding速率,在任一个方向的数据包内存被雕刻
到不同的大小内存池设计转发数据包变化的MTU大小。
物理层接口模块(PLIM)卡接收的帧是Layer2处理和DMAed对在PLIM卡的一本地内存。一旦接收的
数据数据单元完成,在PLIM的ASIC与入口BMA联系并且请求适当的大小缓冲区。如果缓冲区授权
,数据包移动向线卡入口数据包内存。如果没有联机缓冲数据包丢弃,并且忽略的接口计数器将上
升。执行功能处理在数据包的入口数据包处理器,
您可能关注的文档
最近下载
- 刘芳——本科论文初稿.doc VIP
- 安全培训记录效果评估表全员法律法规培训.docx VIP
- 3.4 透镜的应用(分层练习)2024-2025学年八年级物理上册同步精品课堂(苏科版2024)(解析版).docx VIP
- 《二年级上册美术折纸动物》ppt课件讲义.ppt
- BS EN 16120-2-2017Non-alloy 国外国际标准规范.pdf
- 精卫填海成语神话故事.pptx VIP
- 【生物】蛋白质相关计算课件 2023-2024学年高一上学期生物人教版必修1.pptx VIP
- 四位一体农村长效保洁方案(标书——已中标) .pdf VIP
- 人教版九年级上册化学第六单元测试卷.doc VIP
- 2025届高考语文复习:叠词的作用和表达效果+课件.pptx VIP
文档评论(0)