MSI译码器、数选器及其应用.ppt

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
MSI译码器、数选器及其应用

一、实验目的 1、掌握MSI译码器和数选器的逻辑 功能和使用方法。 2、熟悉MSI译码器、数选器的应用 三、实验仪器及器材 仪器: 数字逻辑电路实验箱 存储式数字示波器 函数发生器 器材: 74LS138 三八译码器(P308) 1个 74LS151 八选一数选器(P308) 1个 74LS00 四二输入与非门(P305) 1个 74LS20 二四输入与非门(P306) 1个 四、实验任务 1、译码器74LS138逻辑功能测试; 2、数选器74LS151逻辑功能测试; 3、利用数据选择器和译码器实现信息的 “并行—串行—并行”传送; 4、利用3-8译码器和与非门74LS20构成1位二进制全加器或全减器 (选做)。 五、实验报告要求 1、画出实验电路,画出波形图对比,并标上 对应的地址码和输入输出端。 2、按实验要求列表,记录实验数据和真值 表,对实验结果进行分析。 3、对实验中发现的问题进行讨论。 六、实验预习要求 MSI半加器、全加器及其应用P103 1、译码器逻辑功能测试 6、利用3-8译码器和与非门74LS20构成1位二进制全加器或全减器 (选做) 全减器的逻辑表达式,画出电路连线图,测试结果并记录。 全加器的电路图如下,测试结果并记录,写出逻辑表达式。 * * 实验二 MSI译码器、数选器及其应用 二、实验原理 1、译码器 概念 (特定含义:规则、顺序) 二进制代码 某种代码 译 码 编 码 译码器 编码器 译码输入,二进制编码0-7依次对应8个输出 1、 3—8译码器74LS138 八个输出端,低电平有效。 译码状态下,相应输出端为0 禁止译码状态下,输出均为1 ~ S1、 使能输入, 与逻辑。 EN = 1( EN=0 ,禁止译码,输出均为1 ) ,译码 A0 ~A2 使能端的两个作用: (1)消除译码器输出尖峰干扰 EN端的正电平的出现在A0-A2稳定之后 EN端正电平的撤除在A0-A2再次改变之前 (2)逻辑功能扩展 避免A0-A2在变化过程中引起输出端产生瞬时负脉冲 八中选一数据选择器CT74LS151 八选一需 三位地址码 2、数据选择器 分类:二选一、四选一、八选一 返回 2、数据选择器逻辑功能测试 八选一数据选择器CT74LS151 返回 3、利用数据选择器和译码器实现信息的“并行—串行—并行”传送。 在多个通道中选择其中的某一路,或多个信息中选择其中的某一个信息传送或加以处理。 将传送来的或处理后的信息分配到各通道去。 数据选择器 数据分配器,即译码器 多输入 一输出 选择 一输入 多输出 分配 发送端,并—串 接收端,串—并 例:利用数据选择器和分配器实现信息的“并行—串行—并行”传送。 由译码器连成的数据分配器 0 0 0 0 1 数据 传送 通道 0 1 返回

您可能关注的文档

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档