F2812DSP的最小系统设计.docxVIP

《DSP及其在控制中的应用》课程报告题目：F2812DSP的最小系统设计院系：航天学院学科：控制科学与工程姓名：尚伟学号：10S004022日期：2011/6/12F2812DSP的最小系统设计尚伟学号：10S004022E-mail：capsw@hit.edu.cn摘要：本文主要介绍了基于TI公司生产的TMS320F2812DSP最小系统设计。该最小系统主要包括电源、时钟、复位、外扩SRAM以及JTAG接口的设计，为实现基本的程序演示，还增加了外部中断，基本输入输出、以及异步串行通信模块。关键词：TMS320F2812；DSP；最小系统；串行通信1引言DSP由于运算速度快，具有可编程特性及接口灵活的特点，使得它在电子产品的研制中，发挥着越来越大的作用。采用DSP器件来实现数字信号处理系统更是成了当前的发展趋势。如何以最短的开发周期，开发出适于自己应用的高性能低成本的DSP板，己经成为广大DSP工程技术人员共同关心的问题。DSP最小系统板硬件设计是本文的主要任务。在介绍TMS320F2812基本特点的基础上，运用DSP技术和硬件电路设计知识进行了DSP最小系统设计，包括电源设计、复位电路设计、时钟电路设计、外扩存储器设计、JTAG接口设计等，为实现基本的程序演示，还增加了外部中断，基本输入输出、以及异步串行通信模块。本文使用Altium Designer Summer 09设计电路板，绘制电路原理图，并对最小系统的高速PCB板进行了设计。最后，以自行设计的高速 DSP板为硬件平台，使用CCS3.3软件，编写测试程序。经过多次软硬件调试和测试，验证了DSP最小系统板卡能正常运行，能满足基本信号处理的要求。2硬件设计2.1电源设计在F2812中对上电顺序有严格的要求，而普通的线性稳压芯片达不到要求，所以本文采用了专门的电源管理芯片TPS767D318。TPS767D318为双通道输出的可控电源转换芯片，可以通过控制使能端从而控制电压的输出顺序。TPS767D318的具体硬件设计如图1所示，F2812的供电电压为3.3V和1.8V，上电顺序先后为3.3V、1.8V。设计的基本思想是，先使能3.3V输出，然后利用场效应管BSS138驱动1.8V电的使能端，是芯片产生1.8V电压，从而实现上电顺序的控制。其中的+5V电压为外部电源提供。图1 TPS767D318设计原理图2.2时钟电路和复位电路设计时钟电路是时序逻辑电路最基本的组成部分，须要为其提供时钟源，F2812才能正常工作，F2812内部有倍频的PLL电路，在此我们使能锁相环，并且为了提高系统的抗干扰能力，本文使用30M有源晶振为系统提供时钟信号，通过PLL倍频至150MHz，外部有源时钟电路如图2所示。通常DSP正常工作时还需要一个复位电路，本文不采用按键复位，而是采用更高可靠性的复位芯片IMP809L,当外部供电电压下降至2.7V时，系统就会产生复位，复位电路如图3所示。图2 时钟电路图3 复位电路2.3外扩SRAM设计添加SRAM是为了增加系统的存储空间，在F2812中内部存储空间很小，许多程序要求有较大的存储空间，所以应在电气平台中添加SRAM。F2812中为用户提供了众多外部存储空间，最多可扩展1M*16b的存储空间。SRAM为静态随机存储器，一般由存储矩阵、地址译码器和读写控制电路组成。本文采用IS61LV12816 SRAM,IS61LV12816有16根数据总线和17根地址总线，最大存储空间为128K*16b。在F2812Z中，可用的外部存储空间为Zone0、Zone1、Zone2、Zone6，其中Zone0、Zone1共用一个片选信号线(44脚)，Zone2的片选信号是(88脚)，Zone6的片选信号是(133脚)，本文将Zone2分配给SRAM，在硬件设计上，将(88脚)连接到IS61LV12816的片选信号（）上，同时将DSP的读使能信号线和写使能信号线分别接到IS61LV12816的读、写使能信号线上，实现对IS61LV12816的读写控制。DSP可选配置为微计算机模式或者微处理器模式，IS61LV12816设计电路如图4所示。图4IS61LV12816设计原理图2.4JTAG接口电路设计为方便程序的调试和下载，须要一个JTAG接口，如图5所示。在程序调试时，须要配合CCS编译环境以及XD510/XD560仿真器配合使用。图5JTAG接口电路2.5RS-232（串口）设计串行通信接口（SCI）是一个采用发送、接收双线制的异步串行通信接口，即通常所说的UART口，它支持16级的接收发送FIFO，从而降低了串口通信时CPU 的开销。SCI模块支持CPU和其它使用非归零制（NRZ）的外围设备之间的数字通信。在不使用FIFO的情况下，SCI接收器和发送器采用双级缓