轻松实现数字系统设计isp芯片开发可编程数字频率计.pdfVIP

■钟川桃／杨国辉 数字频率计是直接利用十进制数字来显示被测信号频率的一种测量装置，它可测量正弦波、三角波、 矩形波等信号的频率。传统的设计是采用标准的逻辑器件和其他元件自上而下组成的数字系统，这种 数字系统所用的元件数量多．体积大、功耗高．可靠性差。本文采用自上向下的设计方法，选用L甜ice 101 的在系统可编程逻辑器件ispLSl6，说明在系统可编程逻辑器件实现数字系统的设计方法。 字频率计的基本工作 以由ispLsll016芯片实现，但考虑本设计中输入被测信号s己假设 数原理是在系统标准时 到ispLsll016的I／o数量有限，并为一方波信号，由系统提供，因此 钟的一个完整周期内，对输入的 且其I／0口不能直接驱动LED数码没有脉冲形成电路。 被测信号进行计数。为了测试的准 管，所以采用外加译码电路。频率 确性，要求标准时钟信号的周期应 计的主要功能计数、锁存、控制由 Top．Down模块 远大于被测信号周期。假设标准时 ispLSll016完成。 本设计采用模块化设计方法， 钟信号的周期是ls，则在标准时钟 其中脉冲形成电路的作用是 以原理图和ABLE—HDL语言}昆 信号的一个周期内计数器的计数值 将被测信号(正弦信号，三角波等 合输入方式实现设计。其中档位 就是被测信号的频率，单位为Hz。 非方波信号)变成脉冲信号，其重 转换电路和时基电路的模块名分 复频率等于被测信号频率fX。时间 别为BBB和GGG，采用原理图方 基准信号发生器提供标准的时间 式输入；计数器和锁存器采用 数字频率计原理 脉冲信号，其周期为ls，则门控电 ABLE—HDL语言方式输入。计数 图l为数字频率计的原理框 路的输出信号持续时间也等于ls。 器的模块名为CoNTlO，采用六个 图，本设计包括档位转换电路、闸 闸门电路由标准秒信号进行控制 模10的计数器级连实现；锁存器 门电路、计数器、锁存器、时基信 电路的关闭与开启，从而控制计 的模块名为LocK，每一个模10的 号产生电路五部分组成，整个频 数器的计数。由于计数器计得的 计数器对应一个锁存器。 率电路由一片ispLsIlol6和少量脉冲数N是在1s时间内的累计数， 的外围电路组成。译码功能也可 所以被测信号频率即为s=NHz。测试档位转换电路 测试档位转换电路的底层电 路如图2所示，溢出信号oVER作 为转换电路的控制信号，当被测 信号的频率大于999，999Hz时，此 时溢出信号oVER为高电平，被测 信号十分频后被oVER信号选中， 送到闸门电路，同时oVER的高电 平使JK触发器触发翻转，发光二 极管导通发光此时显示电路的读 万方数据 竺竺竺竺!‘鼎：册73 一图2测试档位转换电路 一图3时基电