基于microblaze开发中有关VGA IP核的使用心得.docVIP

基于microblaze开发中有关VGA IP核的使用心得 在利用xilinx microblaze对系统进行开发时,有时会涉及到VGA显示的设计.xilinx公司为了方便用户的使用,加快开发进度.提供了一系列IP核供用户选择应用.其中xps_tft_v2_01_a为实现VGA显示的IP核.本文是基于xilinx Spartan-3an starter kit下对系统自带的xps_tft_v2_01_a IP核及修改为256灰度的xps_tfLt_v3_01_a IP核的使用进行说明. xps_tft_v2_01_a支持在25MHz时钟驱动下以60Hz扫描频率显示分辨率为640X480的图像。通过设置可以对18位VGA或24位DVI两种模式进行选择。 xps_tfLt_v3_01_a是在xps_tft_v2_01_a的基础上修改为256灰度级的VGA显示IP核。同样可以通过设置对VGA和DVI两种模式进行选择。 xps_tft_v2_01_a的使用 （一）、xps_tft_v2_01_a IP在EDK中的结构 1.IP核结构与参数 2.PLB总线添加方法  3.各设备间的连接状态 4.DDR2控制器设置  5.IP核端口设置 （二）、xps_tft_v2_01_a IP在SDK中的设置。 由于xps_tft_v2_01_a IP为xilinx公司EDK中自带的IP核，所以在SDK中有与其对应的驱动程序。可以在ISE安装路径 Xilinx\13.4\ISE_DS\EDK\sw\XilinxProcessorIPLib\drivers\tft_v2_00_a 中查看例子程序及说明文档。 以例子程序为基础。在编写代码的时候需要注意。 1，必须保证DDR2开辟2M空间用以存储视频数据。操作方法，用DDR2控制器高地址XPAR_MPMC_0_MPMC_HIGHADDR - 0x001FFFFF作为视频内存基地址。其中0x001FFFFF为2M的16进制表示。 2，xps_tft_v2_01_a IP为18为VGA显示，在SDK驱动程序中以32bit数据代表一个像素点的RGB值，18位有效RGB值以如下方式分布在32bit数据中。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 0 B B B B B B 0 0 G G G G G G 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 0 0 R R R R R R 0 0 0 0 0 0 0 0 xps_tfLt_v3_01_a的使用 xps_tft_v3_01_a IP在EDK中的结构 由于xps_tfLt_v3_01_a是以xps_tfLt_v2_01_a的基础上更改而来。所以在EDK结构中相同，参照xps_tfLt_v2_01_a的EDK设置即可。 xps_tft_v3_01_a IP在SDK中的设置 1，由于xps_tfLt_v3_01_a为更改后的IP核，所以SDK中的Xtft驱动函数，已不再适用。应该直接控制DDR2内存以得到应有的效果。 2，xps_tfLt_v3_01_a为8bit即256灰度级VGA显示。一个32bit的数据代表4个像素点。像素点与32bit数据对应如下。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 1 1 1 1 1 1 1 2 2 2 2 2 2 2 2 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 3 3 3 3 3 3 3 3 4 4 4 4 4 4 4 4 3，往内存写数据的代码。 For（i=0；i高地址；i++） { *（U32*）（基地址+1）= n； } 对IP核进行命名 接口中没有VGA输出端口 不用在意。 MPLB（主处理器本地总线 SPLB（从处理器本地总线 选择TFT接口，当点选后，TFT为DVI输出，II2C使能开启。VGA输出端口屏蔽。本文不点选此项，TFT以VGA输出，II2C使能关闭。 视频内存基地址0xf0000000为默认地址。可以根据情况改变此地址。视频从此地址开始读取 在此选择PLB总线，将其拖到右侧区域，即添加一条PLB总线，将其命名为PLB_tft用来连接TFT和DDR2，具体连接见下图， 在mb_plb总线中挂载的设备microblaze_0、xps_tft_0。 在plb_tft总线上连接DDR2和xps_tft_0,用来进行视频数据的交换。这里需要注意，在加载DDR2到EDK中时，可能没有SPLB1。这时需要双击DDR2增加一路plb类型总线。具体如下图