DSPFPGA架构.docVIP

DSP的特点DSP作为可编程超大规模集成电路(VLSD器件，是通过可下载的软件或固件来实现扩展算法和数字信号处理功能的，其最典型的用途是实现数字图像处理算法。在硬件上，DSP最基本的构造单元是被称为MAC的乘加器。它通常被集成在数据通道中，这使得指令周期时间可以跟硬件的算术周期时间相同。DSP芯片丰富的片内资源，大容量的SRAM作为系统的高速缓存，高达64位的数据总线使系统具有很高带宽等。在片外支持大容量存储器，图像处理中往往有大量数据需要处理，这就要求系统具有大容量的存储器，实时处理图像时要求存储器有很高的存取速度，在这一点上DSP实现了与目前流行的SDRAM、SBSRAM等高速大容量存储器的无缝连接，同时还支持SRAM、等各种型的存储器。为满足便携式器件无电保存数据的要求，DP芯片还提供了诸闪速存储器、铁电存储器等的无缝接口。当前，大多数的DSP芯片采用改进的哈佛结构，即数据总线和地址总线相互分离，使得处理指令和数据可以同时进行，提高了处理效率。另外还采用了流水线技术，将取指、取操作数、执指等步骤的指令时间可以重叠起来，大大提高运算速度。 修正的哈佛结构 DSP芯片采用修正的哈佛结构(Havardstructure)，其特点是： 程序和数据具有独立的存储空间、程序总线和数据总线，非常适合实时的数字信号处理。 同时，这种结构使指令存储在高速缓存器中(Cache)，节约了从存储器中读取指令的时间，提高了运行速度。 专用的乘法器 一般的算术逻辑单元ALU(Arithmetic and Logic Unit)的乘法(或除法)运算由加法和移位实现，运算速度较慢。 DSP设置了专用的硬件乘法器、多数能在半个指令周期内完成乘法运算，速度已达每秒数千万次乃至数十亿次定点运算或浮点运算，非常适用于高度密集、重复运算及大数据流量的信号处理。 特殊的指令设置 DSP在指令系统中设置了“循环寻址”(Circular addressing)及“位倒序”(bit—reversed)等特殊指令，使寻址、排序及运算速度大大提高。 另外，DSP指令系统的流水线操作与哈佛结构相配合，把指令周期减小到最小值，增加了处理器的处理能力。 尽管如此，DSP芯片的单机处理能力还是有限的，多个DSP芯片的并行处理已成为研究的热点。 FPGA与DSP之间的通信 图像压缩／解压缩一DCT／IDCT 目前数字视频系统中采用的主要视频压缩方案是MPEG2。 它广泛用于数字电视、机顶盒、数字卫星系统、高分辨率电视(HDTV)解码器、DVD播放机、数字视频会议设备和Web电话等应用的核心部分 同时也有一些新标准已经或正在制定之中，包括最著名的MPEG4标准。 在MPEG2和MPEG4算法的核心是称为离散余弦变换(DCT)的功能。DCT 的目的是取出一块像素点并去除其中人觉察不到的冗余信息。为解压缩数据，需要离散余弦变换反变换功能。 FPGA Vs DSP 例如，Visicom公司发现对中值过滤器应用，DSP处理器需要67个周期完成该算法。采用FPGA器件只需要运行在25MHz，因为FPGA可并行实现该功能。而DSP要达到同样的性能则需要运行在超过15GHz频率。在这一特定的应用中，FPGA解决方案比一个100MHz的DSP处理器要强大约17倍。 范围广泛的实时图像和视频处理功能都适配采用FPGA器件实施，它们包括实时： ·图像放置 ·缩放 ·色彩和色差校正 ·阴影增强 ·边缘检测 ·直方图功能 ·锐化 ·中值过滤器 ·模糊分析 许多此类功能都是针对特定应用和系统的，并且与核心架构如2D一滤波器相关。 这些功能可利用H DL语言设计或利用象Xilinx CoreGen软件这样的高级核心设计工具中提供的DSP构造模块快速实现。 还可利用Matlabs Simulink和Xilinx系统生成器工具等，通过采用系统级设计方法，同时缩短设计和模拟时间。 TI--DSP 1997年Ⅱ 公司发布的TMS320C6X系列． 运算速度高至1600MIPS。 再加上灵活的EMIF和HPI接口， 以及4个DMA数据传输通道等， 都使得构建小型实时化的视频实时数字图像处理器成为可能。 DSP视频图像数字处理电路1 基本原理 其基本原理与工作过程为：行消隐信号一结束，“时钟发生与控制”电路即输出采样(转换)时钟信号使A／D和D／A转换器开始工作。A／D采样的数据通过先人先出存储器(FIFO)并经由TMS320的DMA通道存人帧数据存储器中；同时存在帧数据存储器中处理后的图像数据经由DMA通道，并通过另一FIFO进入DMA转换器转换为模拟信号，该模拟信号在复合同步时钟的控制下，转换为标准的视频信号。 在这个过程中，垂直同步和奇偶场信号通过中断的方式通知DSP一帧信号的开始。由于DMA可以进行背景操作(back