数位除频设计班级姓名座号得分.docVIP

數位除頻設計 班級: 姓名: 座號: 得分: 1. 若6級正反器串接，最高可設計成除_____________電路？ 2. 有一個20級串接之二進位漣波計數器，設每一級工作延遲時間為25ns，則此計數器之最高工作 頻率為 ____________ MHz 3. 有一個4位元同步計數器，具有清除（clear），預置（preset），計數（counter），如同時動作輸入， 先做哪一個動作？ (A) 預置及計數 (B) 清除 (C) 預置 (D) 計數 4. 設計一個4位元模16計數器，假設所使用之正反器為負緣觸發的JK正反器，而計數器之輸出標 　　示為Q3、Q2、Q1、Q0，其中Q3為最高位元，則每個正反器JK輸入端應連接＿＿＿＿＿＿＿ 5. 如圖電路，若QB為MSB，QA為LSB，輸入信號fin為12kHz。(A) 為_______步型向_____計數器 (B) 為_______模電路 (C) QA頻率____＿＿＿___kHz (D) QB頻率___＿＿＿______kHz 6. 某一4位元下數計數器初值為1101，則經過4個脈波後，計數器之輸出變為＿＿＿＿＿＿＿＿ 7. 欲設計一個60模的漣波計數器，至少需要＿＿＿＿＿個正反器？ 8. 一個已知狀態圖含有10個狀態，則此循環電路最少需要＿＿＿＿＿＿個正反器來完成？ 9. 如圖電路， 為__________步型向________計數器 ; 為除＿___＿＿＿電路。 10. 同上題圖電路，若tpd（FF）＝15ns，tpd（Gate）＝40ns，則輸入最高頻率fmax為___________MHz ; Q 3頻率___＿＿＿______kHz，工作週期　＝　＿＿＿＿＿＿＿　％ 11. 如圖所示，由JK正反器所組成之計數器為＿＿＿＿＿模 12. 如圖電路(A) 為_______步(B) 為_______模______________電路，(C) 若D＝1，初始狀態為QAQBQCQD＝0000，經3個時脈後，輸出QAQBQCQD____＿＿＿___ 13. 如圖為一同步循序邏輯電路，則其計數狀態Q2Q1何者為正確？ (A) 00→01→10→11→00 (B) 00→01→10→00 (C) 00→10→01→00 (D) 00→11→10→01→00 14. 如圖電路，若初始狀態QAQBQCQD＝0000，且D＝1，經2個時脈觸發後QAQBQCQD為__＿＿＿__ 經5個時脈觸發後QAQBQCQD為__＿＿＿_ 15. 如圖所示之右移位暫存器，若輸出端之初始狀態A～H則經10個時脈後輸出A～H為 (A) (B) 1001101 (C) (D) 0110010 16. 使用詹森計數器（Johnson Counter），設計一個MOD10計數器，需要________個正反器 17. 如圖所示之邏輯電路，(A) 為_______步(B) 為_______模_ _____________電路 18. 如上圖所示，若輸入為12kHz之方波，則下列何者為正確？ (A) A輸出為2kHz方波 (B) B輸出為4kHz方波 (C) B輸出為6kHz方波 (D) A輸出為3kHz方波 19. 下列有關計數器之敘述，何者為錯誤？ (A) N個正反器接成非同步計數器，可計數2N (B) N個正反器接成同步計數器，可計數2N－1 (C) N個正反器接成環形計數器，可計數N (D) N個正反器接成詹森計數器，可計數2N 20. 如圖所示，(A) 為_______步(B) 為_______模_ _____________電路 21. 如上圖所示，若CLK之輸入頻率為24kHz，則下列何者為正確？ (A) A輸出為4kHz (B) B輸出為6kHz (C) C輸出為3kHz (D) A輸出為12kHz 22. 如圖，(A) 為_______步(B) 為_______模_ _____________電路，若初始狀態QAQBQCQD＝0000， 經3個時序脈波後，QAQBQCQD之狀態為_ ___________；若初始狀態QAQBQCQD＝0000， 經6個時序脈波後，QAQBQCQD之狀態為_ ___________ 23. 要設計一個MOD-8的計數器，下列所需正