基于FPGA的电子秒表设计概要.docVIP

基于FPGA的电子秒表设计 摘 要 简而言之，电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。电子秒表是日常生活中比较常见的电子产品秒表的逻辑结构主要由等组成 整个秒表需有一个 启动信号和一个 信号 ，以便秒表能随意停止及启动 计数器的输出全都为BCD码输出， 显示译码器连接。 关键字：74LS00 555定时器 RS触发器 BCD码 目 录 摘 要 2 一、 引言 4 （一）设计的背景 4 （二）设计实现的基本功能 5 （三）设计的结构安排 5 二、系统硬件设计 6 （一）总体设计 6 （二）555定时器简简介 10 （三）基本RS触发器 11 （四）功能测试 13 三、 系统软件设计 15 (一) 设计方案 15 （二）分频模块 15 （三）计数模块 17 （四）启停控制模块 18 （五）显示控制模块 19 （六）编译仿真 20 参考文献 23 致 谢 24 引言 设计的背景 秒表计时器是电器制造，工业自动化控制、国防、实验室及科研单位理想的计时仪器，他广泛应用于各种继电器、电磁开关、控制器、延时器、定时器等的时间测试。 有关电子秒表的发展历史，大致可以分为三个演变阶段。 1、从大型钟向小型钟演变。2、从小型钟向袋表过度。3、从袋表向腕表发展。 每一阶段的发展都是和当时的技术发明分不开的。 1088年，当时我国宋朝的科学家苏颂和韩公廉等人制造了水运仪象台，它是把浑仪、浑象和机械计时器组合起来的装置。他以水力作为动力来源具有科学的擒纵机构。 1656年。，荷兰的科学家惠更斯利用伽利略的理论设计了钟摆，第二年，在他的指导下年轻钟匠S.Coster制造成功了第一个钟摆。这样就形成了以发条为动力、以游丝为调速机构的小型钟，同时也为制造便于携带的袋表提供了条件。 20世纪初，尤其是第一次世界大战的爆发，袋表袋表已经不能适应作战军人的需要。许多新的设计和技术也被应用在腕表上成为真正意义上的带在手腕上的计时工具。 现代的电子秒表主要是有三种设计制造工艺 ①采用8051IP核设计。用FPGA构成一个8051单片应用系统拥有标准8051完全兼容的指令系统的CPU；256字节内部RAM；4K字节程序ROM； 每一此编译下载后都能根据需要更新ROM中的程序，所以该单片机的实现和使用如同89C51/52一样方便。 ②采用芯片EP1C12Q240C8、共阴七段数码管、按键开关、发光二极管设计。EP1C12Q240C8是Cyclone器件,Cyclone可以最多支持129个通道的LVDS和RSDS。Cyclone器件的LVDS缓冲器可以支持最高达640Mbps的数据传输速度。与单端的I/O口标准相比，这些内显置于Cyclone器件内部的LVDS缓冲器保持了信号的完整性，并且有更低的电磁干扰、更好的电磁兼容性（EMI）及更低的电源功耗。 ③采用模块化设计，共分为分频模块（msecond）、控制秒模块（second）、控制分钟模块（minutes）、LED模块（alert）、数码管扫描模块(zhishi)、显示驱动模块（deled）六个模块。其中LED模块可以去掉,不影响秒表正常运行以下对各个模块一一描述。 电子秒表在生活中可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。有机械秒表和电子秒表两类。机械秒表与机械手表相仿，但具有制动装置，可精确至百分之一秒；电子秒表用微型电池作能源，电子元件测量显示，可精确至千分之一秒。广泛应用于科学研究、体育运动及国防等方面在当今非常注重工作效率的社会环境中，定时器能给我们的工作、生活以及娱乐带来很大的方便，充分利用定时器，能有效的加强我们的工作效率。二、系统硬件设计 总体设计 按功能分成四个单元电路进行分析： 图1为电子秒表的电原理图 1．基本RS 触发器 （单元1） 图1中单元1 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 供电电源的实现：采用通用变压器降压并与把输入和输出隔离，次级低压经过整流滤波再用比较成熟的集成稳压器件进行稳压控制输出5V直流电源。 220V电网电压经过通用变压器降压至9V，9V交流电压经VD1-全桥整流、电容滤波作用后变成直流电压供给集成稳压器，经过降压、稳压后变成所需的5V直流电压。电容的作用是防止集成稳压器自激，同时兼做保护大容量电容之用，进一步滤波稳压以改提高和改善5V电源的品质，有助于电源的稳定和带负载能力。LED作电源指示之用。 单元1 ? 它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5 的输入控制信号。 按动按钮开关K2（接地），则门1