9.4 A_D接口设计.pptVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
9.4 A_D接口设计

A/D转换器概述 A/D转换器是一种能把输入模拟电压或者电流变换为与之成正比的数字量,既把被控制的对象的各种模拟信息转换为计算机可以识别的数字量。 根据转换原理可分为四种,即:计数式A/D转换器、双积分式A/D转换器、逐次逼近式A/D转换器和并行式A/D转换器。 ADC0809介绍 封装:28引脚,DIP; IN7~0:模拟量输入通道 ADDA/B/C:地址线 ALE:地址锁存信号 START:转换启动信号 D7~0:数据输出线 选择通道定义 ADC0809与FPGA连接引脚图 ADC0809采样接口电路程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity ADC0809 is port ( d : in std_logic_vector(7 downto 0); --ADC0809输出数据 clk,eoc: in std_logic; --clk为系统时钟,eoc为转换结束信号 clk1,start, ale,en: out std_logic; --ADC0809控制信号 abc_in: in std_logic_vector(2 downto 0); --模拟选通信号 abc_out: out std_logic_vector(2 downto 0); --ADC0809模拟信号选通信号 q: out std_logic_vector(7 downto 0)); --送至8个并排数码管信号 end ADC0809; architecture behav of ADC0809 is type states is ( st0,st1, st2, st3, st4,st5,st6); --定义各状态的子类型 signal current_state, next_state:states:=st0; signal regl :std_logic_vector(7 downto 0); --中间数据寄存信号 signal qq:std_logic_vector(7 downto 0); begin com:process(current_state,eoc) --规定各种状态的转换方式 begin case current_state is when st0=next_state=st1;ale=0;start=0;en=0; when st1=next_state=st2;ale=1;start=0;en=0; when st2=next_state=st3;ale=0;start=1;en=0; when st3= ale=0;start=0;en=0; if eoc=1 then next_state=st3; else next_state=st4; end if; when st4= ale=0;start=0;en=0; if eoc=0 then next_state=st4; --检测EOC的上升沿 else next_state=st5; end if; when st5=next_state=st6;ale=0;start=0;en=1; when st6=next_state=st0;ale=0;start=0;en=1;regl=d; when others= next_state=st0;ale=0;start=0;en=0; end case; end process; clock:process(clk) begin if clkevent and clk=1 then qq=qq+1; --在clk1的上升沿,转换至下一状态 if QQTHEN clk1=1; current_state =next_state; elsif qqthen clk1=0; end if; end if; end process; q=regl; abc_out=abc_in; end behav; EDA技术及CPLD/FPGA应用简明教程 清华大学出版社 2007年2月10日 第*

文档评论(0)

yan698698 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档