赛灵思堆叠硅片互联技术超越摩尔定律.pdfVIP

策略橱窗 赛灵思堆叠硅片互联技术超越摩尔定律 ●《＆# 并行I／O资源。通过芯片彼此相邻． 日前全球可编程平台领导厂 此此前在系统中使用多个FPGA的设 计』、员，将享用到rPGA芯片主间更并连接至球形栅格阵列，避免了采 商赛灵思公司(XiliIl】L)宣布推出业 界首项堆叠硅片互联技术，即通过在 高的带宽，更低的功耗、以及更快速 用单纯的垂直硅片堆叠方法出现的 单个封装中集成多个FPGA芯片．实的连接方式。 热通量和设计工具流问题。堆叠硅 现突破性的窖量、带觉和 片互联揎术具有超高带宽、低 功耗优势．以满足那些需 时延和低功耗互联等优异特 要高密度晶体管和逻辑， 性．使客户不仅能够通过与单 以爱需要极大的处理能力 片FPGA器件采用的同一方法 和带宽性能的市场应用， 来实现应用：利用软件内置的 通过采用31)封装技术和硅 自动分区功能实现按钮式的简 通孔(TSV)技术．赛灵思 便易用性；而且还能支持层农 28rim 化或团队化设计方法．实现最 7系≯UFA；A目标设计 平台所能满足的的资源需 高性能和最高生产力。 S 求．是虽大单芯片FPGA 赛灵思的1 E设计套件 所能达到的两倍。这种创 梅提供新的功能，助力基于 新的平台方法不仅使赛灵思突破了摩 赛灵思高级副总裁汤立人指 堆叠硅片互联技术的FPGA产品 尔定律的界限，而且也为电子产品制 出：“通过提供多迭200万个逻辑的设计工作。其中有设计规则检查 造商系统的太规模集成提供了无与伦 单元的业界最大容量，赛灵思2BnmfDRCsj和软件信息可引导用户实 现FPGA芯片间的逻辑布局布线。 比的功耗、带宽和密度优化。 7系列FPGA太大拓宽了可编程逻辑 到目前为止．FPGA的所有工艺应用的范围。而我们的堆叠硅片互联 此外．PlanAhcad和FPGAEditor功 节点都遵循摩尔定律的发展，逻辑容 封装方法让这样了不起的威就成为了 能增强了基于堆叠硅片互联技术的 量提高一倍．则成本降低一半。赛灵 可能，赛灵思五年来的精心研发，以 FPGA器件的图示效果，有助于开展 互动设计布局规划，分析厦调试。 思表示。仅仅依靠摩尔定律的发展速 及TSMC和我们的封装供应商所提供 度+已不能满足市场对可控功耗范围 的业界领先技术．使我们能为电子系 ISE13 1设计套件目前已向客 内宴现更多资源以及更高代工厂良率 统开发人员带来创新的解决方案．让 户推出试用版．利用其提供的软件支