微机原理和汇编2复习资料.docVIP

第九章 80806最小模式下的引脚：M/IO#：存储器/输入输出选择信号。WR#：写信号。INTA#：中断响应信号。ALE：地址锁存允许信号。DT/R#：数据发送/接收信号。HOLD：总线保持请求信号。HLDA：总线保持响应信号。 M/IO# 0 0 1 1 RD# 0 1 0 1 WR# 1 0 1 0 数据传输方式 I/O读 I/O写 存储器读 存储器写 DT/R# 0 1 0 1 指令MOV AX，[519H]译码后执行时，8086各有关引脚要送出何种电平信号？就最小工作模式予以说明(不妨假设(DS)=200H)。 答：最小工作模式下，指令MOV AX，[519H]译码后执行时，M/IO#为高、RD#为低、WR#为高、DT/R#为低。 设(DS)=200H则内存单元物理地址为200H*10H+519H=2519H，故AD19～AD0依次为00000010010100011001。 在最小模式下，对于写I/O端口的操作，RD#、WR#、M/IO#、DT/R# 各信号的电平高低如何(不考虑时序)? 假设I/O端口地址为3F8H，20根地址线的电平高低如何？ 答：在最小模式下，对于写I/O端口的操作，RD#为高电平、WR#为低电平、M/IO#为低电平、DT/R#为高电平。 假设I/O端口地址为3F8H，20根地址线AD19～AD0的电平信号依次为0000001111111000。 计算题：时钟周期：一个周期所用的时间（周期是频率的倒数） 总线周期：进行一次总线操作所用的时间 指令周期：执行一次指令所用的时间 基本总线周期：四个时钟周期所用的时间 若CPU的主频为5M，每个时钟周期为多长时间？每个基本总线周期为多长时间？假设执行某条指令要占用3个总线周期，执行该指令至少要用多长时间？ 注: 1s(秒)=103ms(毫秒)=106μs(微秒)= 109ns(纳秒) 答：一个时钟周期为 1/5000000=2*10-7s=200ns； 一个基本总线周期为200*4=800 ns；执行该指令至少要用800*3=2400ns=2.4μs 问答题： 试说明为什么要在T3和T4之间插入Tw状态？ 答：因为存储器和外设的速度慢，往往在一个基本总线周期（4个时钟）内，完成不了一次读写操作，为了实现与CPU的同步，以保证正确读写数据，就必须插入等待周期Tw。 何为总线保持请求？何为总线保持应答？ 答：当系统的其它总线设备（如8237A）要求占用总线时，就向CPU发出HOLD信号，请求接管总线。称其为总线保持请求。CPU收到HOLD信号后，如果允许其它总线设备占用总线，就发出一个应答信号HLDA，让出总线控制权。称其为总线保持应答。 第十章 填空题： CPU和输入/输出设备之间存在的信号类型：（1）数据信息（2）状态信息（3）控制信息 一个双向工作的接口芯片通常有：数据输入端口、数据输出端口、状态端口、控制端口 判断或选择 在使用IN/OUT指令时只能用累加器作为执行过程的机构，不能用其他的寄存器代替；用直接IN/OUT指令时，寻址范围在0-255，即允许使用的最大端口号为FFH。当端口号大于FFH时，就必须用间接寻址方式。 eg：直接：IN AL/AX，端口地址 OUT 端口地址，AX/AL 间接：IN AL/AX，DX OUT DX，AL/AX 简答 DMA方式的数据传输过程 DMA方式输入数据：先读外设在写内存 接口准备就绪，向DMAC发送一个DMA请求 DMAC向CPU发出总线请求 CPU送来DMA允许信号，DMAC得到总线控制权 DMA往接口发送一个确认DMA传输的信号 DMAC发一个I/O读信号，通知接口将数据送到数据总线 DMAC把地址寄存器内容送到地址总线上 DMA发送内存写信号 数据送到地址总线所指出的内存单元 撤销总线请求 8086收回总线控制权 DMA方式输出数据：先读内存在写外设 外设准备好接收一个数据时向DMAC（8237）发出请求 DMAC向CPU发出总线保持请求信号HOLD并一直维持该信号为高 CPU让出总线向DMAC发出一个高电平的总线保持应答HLDA，同时与总线在逻辑上断开 DMAC得到总线控制权后，发出地址和内存读信号，将数据送到总线 发出外设端口写信号将数据输出 HOLD信号变低，CPU检测到HOLD变低，知道DMA输出已完成 HLDA变低，收回总线控制权 条件查询方式传送与无条件传送相比有何优点？还有哪些问题？ 答：查询传送方式输入/输出与无条件传送相比的优点是传送可靠性提高，不会丢失数据。但查询传送方式仍没有解决输入/输出独占CPU的问题。 中断传送方式与条件传送相比有何优点？还有哪些问题？ 答：中断传送方式与查询传送