用于射频soc芯片的低噪声高电源抑制比ldo a low noise high psrr ldo for rf soc applications.pdfVIP

下载本文档

16
0
约 7页
2017-08-25 发布于上海
举报
版权申诉

用于射频soc芯片的低噪声高电源抑制比ldo a low noise high psrr ldo for rf soc applications.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

用于射频soc芯片的低噪声高电源抑制比ldo a low noise high psrr ldo for rf soc applications

第31卷第3期固体电子学研究与进展 V01．31．No．3 2011年6月 RESEARCHPROGRESSOFSSE Jun．，2011 ___j_．-- C=】用于射频SOC芯片的低噪声同电源抑制比LDO’ 温晓珂谈熙” 闵昊 (复旦大学专用集成电路重点实验室，上海，201203) 2010一10—18收稿，2010—12-13收改稿摘要：设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO。采用SMIC0．18肛mRF工艺实现，芯片有效面积0．11mm2。测试结果表明：当输出电流从0跳变为20 mV，稳定时间2郎；当输 mA时，最大Ripple为100 出电流为20mA，频率到1MHz的情况下，PSRR一30dB；从1—100kHz的频率范围内输出电压积分噪声为21．4 ／JVrms；在整个工作电压范围内(2．1～3．3V)输入电压调整率0．1％；在整个输出电流的范围内(o～20mA)，负载溺整率o．44％；LDO消耗了380pA的电流(其中Bandgap消耗了260pA的电流)。关键词：无片外电容；低压降线性稳压器；噪声；电源抑制比中图分类号：TN432；TN773文献标识码：A 文章编号：1000—3819(2011)03—0274—06 ALowNoise PSRRLDOforRFSOC High Applications WENXiaokeTANXiMINHao State 203，CHN) (ASICSystemKeyLaboratory，FudanUniversity，Shanghai，201 lownoise PSRR LDOforRFSOC is Abstract：A applications high fullyintegrated present— ed．The wasfabricatedinSMIC0．18 RF activedieareais0．11mm2． regulator pm process．The resultsshowthat can the recoverwithin2 withlessthan100mV Experimental outputvoltage ps whenafullloadcurrent from0to20mA．The ratiore— ripple changes powersupplyrejection mainsbelow——30dBwhen is to1MHzforthe currentto20mA．The up frequency loading up