多核DSP理念之通用软件无线电平台构设与实现.docVIP

　　多核DSP理念之通用软件无线电平台构设与实现 1绪论 1.1课题背景及研究意义 随着通信技术特别是无线通信技术的飞速发展，各种不同通信标准和协议被应用于无线通讯领域。同时，基于人们对无线通信领域中低时延、高吞吐数据传输的需求，使得传输标准和协议的更新换代变得越来越频繁，无线通信系统的实现也变得越来越复杂。为适应这些变化，标准通用软件无线电平台的设计成为一个重要的课题。通用的软件无线电（SDR)是指一种基于可编程的，具有一定灵活性的高速信号处理平台。该平台上的设备都可以进行重新配置，将通用化、模块化、标准化的算法单元用软件方式实现。根据系统的实际需要，在软件中添加各种不同算法单元来完成特定的功能，从而达到跨越多种通信协议和标准的目的⑴。在软件无线电处理系统中，模拟前端信号经A/D转换至数字信号后，进入高速DSP处理_中-元进行数字信号处理。处理内容包括信号编解码、调制解调、加解密、载波频率生成、工作模式转换等功能。数字信号处理部分是软件无线Hi技术的核心，其中DSP处理器的运算能力和数据传输的速度将直接影响软件无线电系统实时性能的好坏。过去通用的软件无线电平台通常釆用PC机、单核低速的DSP或者SOC处理器作为软件无线电后端的数字信号处理核心单元。软件无线电前端和后端通过并行/串行（低速）非标准互联接口进行板卡间数据的有效交互。在低采样率和窄带宽的软件无线电系统中，这种通用平台可以满足普通串行算法的基本运行需求。但是随着软件算法复杂度(02)的不断提高，信号采样率及其处理速度的渐渐加快，Gbit数据传输和多核并行计算等在系统中出现，传统的解决方案已经不两适应当前通用软件无线电平台的实际需求。基于上述对比和分析，本文提出并设计实现了一个基于VPX标准板卡互联结构的多核DSP软件无线电平台。在该平台中主要包括基于Virtex-6系列FPGA的多通道高速模拟采集前端和多核DSP的数字信号处理后端。多通道模拟采集前端主要完成高速信号采样、VPX板卡接口控制等工作。多核DSP数字信号处理后端主要完成软件无线电算法实现、并行计算等工作。为了实现板级芯片间高速信号互联传输，整个通用软件无线电平台采用基于RapidIO协议的串行通信技术，替代现有的并行通信总线。 1.2论文结构安排 第一章介绍了通用软件无线电平台的发展现状，阐述了基于多核DSP通用软件无线电平台的研究意义。 第二章介绍了当前多核处理器及核间通信技术的发展现状，阐述了 Keystone架构下多核DSP的相关技术。 第三章设计了基于多核DSP的通用软件无线电平台框图，阐述了该平台中FPGA和多核DSP的系统硬件架构和系统软件架构。 第四章详细说明了基于多核DSP的通用软件无线电平台的硬件设计，主要内容有：FPGA和多核DSP各个功能电路模块的选型和设计原理。 第五章详细说明了基于多核DSP的通用软件无线电平台的软件实现，主要内容有：系统软件的启动设计、SYS/BIOS实时系统、多核DSP的核间通信等。 第六章总结了高速电路设计的相关原理，给出了 DDR3等相关高速电路的仿真和测试性能参数。 第七章总结全文并对课题进行了展望。 2多核处理器技术 2.1通用多核处理器及其核间通信技术 作为计算机核心部件，处理器就是将输入的数字化数据和信息进行处理，然后将其结果输出。衡量一个处理器性能的主要指标有：单时钟周期内执行的指令数(IPC:Instruction Per Clock)和处理器的主时钟频率。对于同一架构的单核处理器只有通过提高处理器的工作主频来提高处理器性能。在处理器工作频率达到4GHz时，摩尔定律驱动下的半导体工艺遇到了瓶颈。单靠提高单核芯片的主时钟频率，不仅会提高处理器的制造成本，而且过高的运行频率会产生过多热量导致芯片功耗不断增长。多核技术是将两个以上的计算引擎集成在同一个芯片上，整个芯片作为统一的结构对外提供运算服务。多核技术通过改善处理器内核架构，在同样的单核频率下，增加多个相同或不同的处理核心，从而达到提高单时钟周期内可以执行的指令数（IPC)。多核处理器也称为片上多处理器或車芯片多处理器。目前多核处理器的核心结构有同构多核和异构多核两种。同构与异构是多核处理器主要的两种内核架构形态。同构多核处理器是指处理器芯片内部的所有核心，其结构是完全对称的，各个核心的地位也是对等的。目前同构多核处理器大多数由通用的处理器核心组成，每个处理器核心可以独立地执行不同的计算任务。通用的同构多核处理器如常用的Intel/Amd处理器，ARM/MIPS嵌入式处理器等。 2.2 Keystone架构下多核处理器技术 在本系统设计中，选用基于Keystone架构下的多核处理器为TMS320C6678。TMS320C6678器件专门针对无线基站、任务关键型、测量与动化、医疗影像以及高性能计算