小研高速电路板图中金属连线寄生效应仿真方法和分析.docVIP

小研高速电路板图中金属连线寄生效应仿真方法和分析 本文由zju_sning贡献 pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 小研高速电路板图中金属连线的寄生效应仿真方法及其分析 1 引言 随着集成电路的工艺不断发展，MOSFET 的特征尺寸也不断的缩小.而集成度提高的同时使得芯片的功耗不断增大，随之而来的就是各种原本在大 尺寸电路中可以忽略不计寄生问题，在深亚微米级地电路中显得尤为重要，有时甚至会起决定性的作用，影响整个芯片的工作性能。本论题所探讨 的问题就是用比较简洁的版图后仿真方法来研究目前由金属连线所导致的一系列问题，及其应对方案。 以目前集成电路芯片的发展趋势来看，低电压，多性能，低成本将变得越来越重要，而随之带来的各类附加影响也日益显现。然而随着芯片速度不 断的提升，在大尺寸芯片中原本在电路中几乎可以忽略不计的金属连接线，将在各个方面展现出其对电路的决定性影响。在文章[1]中考虑 了0.18um 多层金属寄生特性讨论，文章[2]也对0.18um 工艺的金属连线延时进行讨论。而本文主要讨论的大尺寸，高精度工艺，更高速电路，所 以金属连线的长度一般都会在10000um 以上，时钟周期在0.8ns 以下。不过像射频电路这样的高频电路不在讨论范围，而文章[3]给出了相应 得RLC 连接线模型。 2 金属连线寄生效应的仿真实验 为了系统了解金属连线在实际板图中的电性能，我们建立各种金属连线的模型，并且通过仿真工具对于板图进行带有寄生参数的后仿真。为了了解 各项参数改变的影响，我们采用改变金属连接线一个参数，并固定其他参数的形式来进行建模。 2.1 金属线的寄生耦合因素 金属线的基本寄生参数是指金属线自身的电容与电阻，还有两根金属线之间的侧壁电容与对地电容。我们的讨论也将围绕这些耦合因素展开。 2.2 所有模型的基本结构 为具体研究各类金属线寄生耦合效应，我们采取的基本模型是通过一个驱动去驱动一个有源负载，而我们所关心的金属连线则是连接在驱动与负载 之间。对于驱动被测的静止信号用mux 驱动，因为若直接用pin 定义则是一个无限大的驱动，和实际不符。时钟则用反相器驱动，负载则用反相 器。同时我们需要在被观测金属连线周边安排干扰源，以寻求模型对干扰源的抗干扰程度。下图便是基本的电路模型图，为后文所提的A 组模型， 为后文所提的B 组模型。 2.3 而对于所有的测试都有两种模式 A 组模型: 不动的信号线边上加载时钟干扰源B 组模型: 时钟线边上加载时钟干扰源对于 A 组模型我们关注不动的信号在干扰源干扰下被形成耦合 电压幅度。对于B 组我们关注时钟信号在被干扰后所产生的延时。 A 组模型: 不动的信号线边上加载时钟干扰源改变金属连线长度，即L 变化。我们可以得到以下: 从图中可以明显看出金属线的长度和其被干扰源带起的干扰幅度成正比，即线长越长，干扰越大。 另外改变金属连线宽度，即W 变化。我们可以得到以。从图中可以明显看出金属线的宽度和其被干扰源带起的干扰幅度成小幅正比，干扰源对其 干扰效果并不如L 变化时明显。 改变金属连线间的间距，即 S 变化。我们可以得到以下。从图中可以明显看出金属线的间距和其被干扰源带起的干扰幅度成反比，干扰源距测试 线越远，干扰效果就越小。 改变驱动MOS 大小，即 mos 管的W/L 变化。我们可以得到以下。从图中可以明显看出金属线的驱动大小和其被干扰源带起的干扰幅度成反比，驱 动越大，干扰效果就越小。 对于L 变化的模型，我们再作一组实验，在信号线边上加接地屏蔽。可得以下。 如图可知有无加屏蔽线对抗干绕效果明显。 B 组模型: 时钟线边上加载时钟干扰源改变金属连线长度，即L 变化。我们可以得到以下。从图中可以明显看出金属线的长度和其被干扰源带起干 扰幅度成正比，即线长越长，干扰越大。 改变金属连线宽度，即W 变化。我们可以得到以下。从图中可以明显看出金属线的宽度和其被干扰源带起的干扰幅度成小幅正比，干扰源对齐效 果并不如L 变化时明显。 改变金属连线间的间距，即 S 变化。我们可以得到以下. 从图中可以明显看出金属线的间距和其被干扰源带起的干扰幅度成反比，干扰源距测试线 越远，干扰效果就越小。 改变驱动MOS 大小，即 mos 管的W/L 变化。我们可以得到以下. 从图中可以明显看出金属线的驱动大小和其被干扰源带起的干扰幅度成反比，驱 动越大，干扰效果就越小。 2.4 金属连线电性能的数学模型 以上我们都是基于仿真模型进行的具体电路分析，其结果直观，也很容易理解。而这里我们将对上述各个模型作一个综合的数学分析。从基本理论 上来看看到底金属连线的寄生效应如何来影响我们的电路