VHDL流水线加法器.docVIP

下载本文档

82
0
约7.73千字
约 13页
2017-08-26 发布于湖北
举报
版权申诉

VHDL流水线加法器.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

VHDL流水线加法器

可编程实验报告实验报告要求： 1、任务的简单描述 2、画出电路图 3、写出源代码 4、仿真结果 5、分析和讨论 1、3-8译码器源代码： LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_arith.all; USE ieee.std_logic_signed.all; ENTITY dc38 IS PORT( sel : in std_logic_vector(2 downto 0); y : out std_logic_vector(7 downto 0)); END dc38; ARCHITECTURE behavior OF dc38 IS BEGIN y =WHEN sel = 000 else WHEN sel = 001 else WHEN sel = 010 else WHEN sel = 011 else WHEN sel = 100 else WHEN sel = 101 else WHEN sel = 110 else WHEN sel = 111 else ZZZZZZZZ; END behavior; 仿真结果：一位全加器 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 四级流水加法器 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity adder is port( clk,rst : in std_logic; a,b : in std_logic_vector(3 downto 0); sum : out std_logic_vector(3 downto 0); c : out std_logic); end entity adder; architecture depict of adder is signal reg1: std_logic_vector(7 downto 0); signal reg2: std_logic_vector(6 downto 0); signal reg3: std_logic_vector(5 downto 0); begin bit0:process(clk,rst) begin if(rst=1) then reg1 elsif(rising_edge(clk)) then reg1(0)= a(0) xor b(0); reg1(1)= a(0) and b(0); reg1(2)= a(1); reg1(3)= b(1); reg1(4)= a(2); reg1(5)= b(2); reg1(6)= a(3); reg1(7)= b(3); end if; end process bit0; bit1:process(clk,rst) begin if(rst=1) then reg2=0000000; elsif(rising_edge(clk)) then reg2(0)= reg1(0); reg2(1)= reg1(1) xor reg1(2) xor reg1(3); reg2(2)= (reg1(1) and reg1(2))or(reg1(1)and reg1(3))or(reg1(2)and reg1(3)); reg2(6 downto 3)=reg