半导体FT测试流程简的介.pptVIP

半导体FT测试流程简介;介绍内容;以下将对FT测试流程做一介绍 ;上图为半导体产品测试之流程图，其流程包括下面几道作业：;1. 上线备料 ;*标准容器;2. 测试机台测试（FT1、FT2、FT3） ;待测品在入库后，经过入库检验及上线备料后，再来就是上测试机台去测试；如前述，测试机台依测试产品的电性功能种类可以分为逻辑 IC测试机、存贮器IC测试机及混合式IC（即同时包含逻辑线路及模拟线路）测试机三大类，测试机的主要功能在于使PE Card上发出待测品所需的电性讯号并接受待测品因此讯号后所反应的电性讯号并作出产品电性测试结果的判断，当然这些在测试机台内的控制细节，均是由针对此一待测品所写之测试程序（Test Program）来控制。 即使是同一类的测试机，因每种待测品其产品的电性特性及测试机台测试能力限制而有所不同。一般来说，待测品在一 家测试厂中，会有许多适合此种产品电性特性的测试机台可供其选择。;客户的IC要量产前，必须完成一些工程验证，以确保测试机及测试程序的正确性，待完成验证后，相关数据与客户确认无误即会发行Setup Procedure。 工程验证的项目在『DR-T002-006测试工程验证』这份SPEC中有明确的定义。进行工程验证指定项目的资料取得及和客户资料比对的过程，我们通称为＂Correlation＂。 ;除了测试机台外，待测品要完成电性测试还需要一些测试配件： 1）分类机（Handler）： 1.提供测试温度环境 2.测试自动化;承载待测品进行测试的自动化机械结构，其内有机械机构将待测品一颗颗从标准容器内自动的送到测试机台的测试头（Test Head）上接受测试，测试的结果会从测试机台内传到分类机内， 分类机会依其每颗待测品的电性测试结果来作分类（此即产品分Bin）的过程；此外分类机内有升温装置，以提供待测品在测试 时所需测试温度的测试环境，而分类机的降温则一般是靠氮气，以达到快速降温的目的。测试机台一般会有很多个测试头（Test Head），个数视测试机台的机型规格而定，而每个测试头同时可以上一部分类机或针测机， 因此一部测试机台可以同时的与多台的分类机及针测机相连，而依连接的方式又可分为平行处理，及乒乓处理，前者指的是在同一测试机台上测试程序同时控制多台分类机进行测试，而后者是在同一测试机台上多台分类机以不同的测试程序同时进行待测品的测试。;M6300 System Flow;HT3302 System Flow;HT-3308 System Flow;测试分类机的机械结构在取放IC的操作时需要时间，一颗IC流程为(输入端DUT)+测试+(DUT输出端)。因此即使测试时间为0秒，设 备最高产出也有上限。改善UPH(每小时产出)的方式：(1)选用Index Time较短的分类机 (2) Parallel Dut 测试 若机台的Index Time为10秒，即使则客户的测试程序的测试时间小于10秒，每小时的产出最高为3600/10 = 360  在承接客户新产品，要先了解客户产品的测试秒数，才能换算测试程本、预估产能。;测试机和分类机必须固定在一起(称为Ducking)，因此有定位的问题要处理，否则IC在测试时会有Contact 不良的问题，Ducking的方 式有下列两种: Soft Ducking: 做法是固定分类机后,移动测试头，在将Test Socket 移动到IC摆放位置后，再将测试头固定，达到固定的做法。(因换线 时，较费人力、时间,因此厂内不采用)Hard Ducking: 在Load Board 和分类机中间有Guide Hole及Guide Pin提供固定位置，只要Guide Pin及Guide Hole对准，就算定位完成(因此换线较快)。Memory Tester和Handler 的连接面己经是Hard Ducking 的设计。在Logic Test则必须加上一块 Socket Base ( Ducking Interface)。其构造为一块中间挖空的铁块。挖空的部份必需依Test Socket来设计，外框则必需Handler连接面大小来设计。因此使用不同的Test Socket及Handler，就需要不同的Socket Base。 ;2）测试程序（Test Program）：CP, FT , QC , QA , Characterization 每批待测产品都有在每个不同的测试阶段，如果要上测试机台测试，都需要不同的测试程序，不同品牌的测试机台，其测试程序的语法并不相同，因此即使此测试机台有 能力测试某待测品，但却缺少测试程序，还是没有用；一般而言，因为测试程序的内容与待测品的电性特性息息相关，所以大多是客户提供的。C