光刻OPC与DFM.doc

1 引言 笔者曾多次强调，有两个轮子推动着全球半导体产业不断地向前发展[1]，一个轮子是增大晶圆尺寸，从φ200mmφ300mm→φ450mm，目前正在向φ450mm晶圆进军。φ450mm晶圆将出现在2012－2014年，需耗资40－45亿美元[2，3]，但是，2005年底市场调查公司VLSI Research警告说，由于φ450mm晶圆设备开发成本十分高昂，φ450mm晶圆厂可能出现2020－2025年，比原规划推迟10多年。2006年初美国应用材料公司总裁兼CEO Mike splinter也警告说，由于整个产业缺乏资金，半导体设备产业尚未做好全速推进和开发下一代φ450mm晶圆设备的准确。更有某些业内人士认为，φ300mm晶圆可能是绝版。另一个轮子是减小芯片特征尺寸，从130nm90nm→65nm→45nm→32nm→22nm→16nm，目前正在向65nm节点过渡。按ITRS 2003要求，2007年实现65nm节点。英特尔已于2005年底，2006年初量产65nm芯片，英特尔准备投资50亿美元将5座90nm晶圆厂通过更换设备升级至65nm晶圆厂。2006年内65nm MP4发货量将超过90nm MP4发货量。在全球半导体产业领域内，能独自在自己的65nm的晶圆厂内量产65nm芯片的厂商恐怕只有为数不多的几家，如英特尔、TI和富士通。TI正在建设65nm Richardson厂，总投资30亿美元，2005年底65nm工艺通过验证，2006年量产。富士通准备投资1200亿日元在三重县富士通三重半导体厂内兴建65nm晶圆厂，2007年投入运营，2007年7月量产，月产2.5万片，但对于大多数IC厂商来说，采取联合研发和量产65nm芯片的办法。65nm芯片属纳米尺度SoC，芯片漏电流、功耗、散热、更低电源电压、信号完整性（SI），子波长刻等电气和物理效应以及工艺可变性对芯片性能和良率的影响日益突出，导致65nm芯片设计更为复杂，更为困难，要求在65nm芯片设计时就考虑影响芯片性能和良率的因素，要求芯片设计师具备制造意识，设计中要增加制造功能，为此，必须采用可制造性设计（Design for manufacturing：DFM）。 2 为什么要进行DFM 2.1 采用DFM的理由 （1）以往传统一次流片的签字确认的验证屡遭失败； （2）一套65nm芯片掩模板成本实在太高，需几百万美元，据台积电透露，开发一套65nm工艺需耗资10多亿美元； （3）在设计制造之间架起一座桥梁，加强设计公司、晶圆厂、晶圆代工厂、掩模厂、IP供应商和EDA工具供应商之间的联系； （4）以往传统设计规则已不再适用，如版图几何设计方面应注意的事项等，需采用基于工艺模型的设计规则，如压力、厚度、精度、负偏置温度不稳定性（NBTT）和热载流子注入（HCI）效应等。 2.2 采用DFM的优点 （1）提高芯片的生产效率和良率； （2）降低芯片生产成本； （3）缩短芯片生产周期。 DFM可理解为：以快速提升芯片良率的生产效率以及降低生产成本为目的，统一描述芯片设计中的规则、工具和方法，从而更好地控制集成电路向物理晶圆的复制，是一种可预测制造过程中工艺可变性的设计，使得从设计到晶圆制造的整个过程达最优化[4]。ASML掩模工具公司CEO兼总裁Dinesh Bttadapur认为，DFM是一个多维问题，需要三个方面来支撑DFM，一是商业，包括商业模式、激励和ROI（投资回报率）工具等；二是组织，包括组织结构、交叉培训和跨越不同领域的鼓励和奖励；三是技术，包括较高NA、CPL（圆偏振光）、DDL，先进的照明，OPC和散状带等。LSI Logic公司技术市场主管Bob Madge认为，DFM包括参数良率、系统良率、随机良率、可靠性、测试和诊断的6大设计，其中这种设计都与晶圆厂缺陷度、设计测试有效性有密切关系，见表1[5]。为此，要求设计工程师，工艺工程师，设备工程师与掩模制造工程师通力合作，共同完成DFM任务。 3 以RET/OPC为核心的DFM 要实现IC芯片特征尺寸和最小线宽（CD）的不断缩小必须由光刻设备来完成，目前能量产IC芯片的光刻设备有光学光刻机，每当IC芯片特征尺寸提升一个节点，就要求光学光刻机的分辨率提高一个档次，或降低工艺参数K1；或缩短曝光光源波长λ，或增大光学透镜数值几经NA；或改善光学波前工程，如OPC和PSM（相信移掩模版）等，目前业界普遍认为，实现90nm节点的主流光刻机是193nm ArF Stepper（准分子激光器扫描分布投影光刻机）；实现65nm节点的光刻机是193nm ArF Stepper或193nm ArF浸没式光刻机，前者的支持者是英特尔， 但必须对其OPC和PSM作重大改进和提高，如采用交替相位移掩模版（Alt－PSM