二进制编码器34.PPT

3.1 概述 例3.3.2 某班有十名学生、学号分别为：0，1，2，…，9，用四位二进制数ABCD（其中A为最高位）进行编号，分别为0000，0001，0010，…，1001。规定学号为3~7号的学生才允许进实验室。试设计判别能否进实验室的组合逻辑电路。要求用与非门实现。 本章小结 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 3.4.3 加法器 １. 1位加法器 （1）半加器 不考虑来自低位的进位，将两个一位的二进制数相加 图3.4.26 1位半加器的逻辑图和逻辑符号 表3.4.14 1位半加器的真值表 (2) 全加器 将两个一位二进制数及来自低位的进位相加 表3.4.15 1位全加器真值表 其逻辑表达式为： （3.4.14） 图3.4.27 1位全加器的逻辑图和逻辑符号 （a）逻辑图 （b） 逻辑符号 ２.多位加法器 (1)四位串行进位加法器 令 ， 则式（3.4.15）可写为 (2)超前进位加法器 基本原理：在进行加法运算时通过快速进位电路同时产生所有全加器的进位值 在多位二进制加法运算时： （3.4.15） 图3.4.31(a) 74LS283的逻辑图 （3）集成超前进位加法器74LS283 （3）集成超前进位加法器74LS283 图3.4.31(b) 74LS283的逻辑符号 例3.4.7 用74LS283实现两个7位二进制数相加。 解：需要两片74LS283 图3.4.32 7位二进制加法器 例3.4.8 用74LS283设计一个代码转换电路，将BCD码的8421码转换成余3码。 解：以8421码为输入，余3码为输出，列真值表 例3.4.8 用74LS283设计一个代码转换电路，将BCD码的8421码转换成余3码。 图3.4.33 例3.4.8的代码转换电路 3.4.4 数值比较器 1. 1位数值比较器 表3.4.17 1位数值比较器真值表 图3.4.34 一位数据比较器 1. 1位数值比较器 逻辑图： 2. 多位数值比较器 例 4位数值比较器CC14585 原理：从高位比起，只有高位相等，才比较一下位。 表3.4.18 CC1485的功能表 由功能表可以得出其逻辑表达式为： 例 4位数值比较器CC14585 图3.4.35 4位数字比较器CC14585的逻辑符号 例 4位数值比较器CC14585 比较两个4位数时取 ＩA＜B、IA＞B、IA＝B为附加输入端，用于扩展 例3.4.9 用CC14585比较两个8位二进制数。 低位 高位 图3.4.36 两片CC14585组成8位数值比较器 3.5 组合电路中的竞争-冒险现象 3.5.1 产生竞争-冒险的原因 图3.5.1 与门电路产生竞争冒险 与 到达与门输入端的时刻有先有后 ——竞争 竞争可能会使输出端产生尖脉冲 ——冒险 0型冒险 3.5.1 产生竞争-冒险的原因 图3.5.2 或门电路产生竞争冒险 与 到达与门输入端的时刻有先有后 ——竞争 竞争可能会使输出端产生尖脉冲 ——冒险 1型冒险 3.5.2 * 略 3.5.3 竞争与冒险现象的消除方法 1. 输出端接滤波电容 尖脉冲很窄，用很小的电容就可将尖峰削弱到门电路幅值以下 2. 引入选通脉冲 图3.5.7 引入加选通脉冲 3. 修改逻辑设计 例： 图3.5.8 修改的逻辑设计 （a）增加冗余项后的卡诺图 （b）修改后的逻辑电路 （1）组合逻辑电路的分析和设计方法 （2）用译码器设计组合逻辑电路 （3）用数据选择器设计组合逻辑电路 数字电路与 系统设计 第三章 THE END * * * * * * * * * （2）二—十进制优先编码器(74LS147) 将 编成0110 ～ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 译码器：将输入的二进制代码转换成相应的输出。 常用的译码器：二进制译码器，二—十进制译码器，显示译码器等。 ２. 译码器 （1）二进制译码器 ①二进制译码器原理 图3.4.8 3位二进制译码器框图 ②集成二进制译码器74LS138 74LS138逻辑符号 表3.4.6 74LS138的功能表 74LS138逻辑图 低电平输出 附加 控制端 利用附加控制端进行扩展 例3.4.2 用两片3线—8线译码器（ 74LS138 ）