高速电路板的设计方法推荐.pdfVIP

高速电路板的设计方法 引言 当今对于系统的设计来说，最重要的因素就是速度。我们通常采用的是 66MHz~200MHz 的处理器，233MHz 和266MHz 处理器的应用也越来越广泛。 提出高速要求的原因有两个：一、要求系统在人们认为适合的时间帧中完成复杂 的任务。比如说，即使是最基本的计算机动画制作也需要通过处理大量的信息才 能够完成。二、元件厂商能够生产出高速器件。目前，可编程阵列逻辑 （PAL® ） 器件可提供的传输延迟是4.5 ns ，而复杂的PLD （如MACH® ）的传输延迟是5ns ， 这似乎是快速的，但并不是传输延迟造成的，其实快速的传输延迟是由快速的边 沿速率获得的。将来会出现速度更快的器件，可以提供相对更快速的边沿速率。 高速系统的设计不仅需要借助快速的元件，而且需要精心的设计。器件的模 拟部分和数字部分同等重要。高速系统存在的主要问题是噪音的产生，高频能够 辐射并造成干扰，相应的快速边沿速率可能会产生振荡、反射和串扰现象，如果 不能及时检查出来，这种噪音可能会大大地降低系统的性能。 本文对利用PC 板布局实现高速系统的设计进行了概述，主要内容包括： 电源分布系统及其对供膳寄宿处产生的影响； 传输线路以及相关的设计规则； 串扰的产生和消除； 电磁干扰 1. 电源分布 电源分布网络是高速电路板设计中最重要的考虑因素。无噪音的电路板必需 无噪音的电源分布网络。注意，设计无噪声的VCC 和无噪声的地一样重要。本文 主要论述的是AC 用途，因此VCC 就是地。 电源分布网络还必须为电路板上所有信号提供返回路径。由于返回路径的作 用在低频时不很明显，所以常常被忽视，而许多设计即使在返回路径的特性被忽 视的情况下也能运行。 1.1. 电源分布网络作为电源 1.1.1. 阻抗的作用 假设有一块带有数字IC 和+5.0V 电源的电路板，规格为5x 5，目的是将 +5.0V 电压正确地传递到电路板上每个器件的电源引脚，而不用考虑器件相对于 电源的位置。另外，引脚处的电压是不受线路噪音影响的。 具有这些特征的电源示意地表示为理想的电压源 （见图 1a ），其阻抗为零， 这可以保证负载和源电压相等，也意味着噪音信号会被吸收，原因是噪音发生器 的源阻抗是有限的。遗憾的是，这只是一种理想的情况。 图 1b 举例说明了真实电源的情况，它有电阻、电感和电容形式的阻抗，分 布在电源分布网络。噪音信号可能会因为网络中的阻抗而影响电压的增加。 设计的目标是要尽可能减小电源分布网络的阻抗，具体可通过电源总线和电 源层两种方案来实现。虽然电源层的阻抗特性比电源总线好，但是实际考虑时可 能更倾向于电源总线方法。 图1. 电源 a)理想的情况；b)更现实的情况 1.1.2. 电源总线与电源层的比较 图2 展示了两种电源分布方案。总线系统 （图2a ）由一组线迹和系统器件要 求的不同电压电平构成，逻辑上通常是+5V 和地线，各电压电平要求的线迹数量 随系统的不同而变化。电源层系统 （图 2b ）由覆盖了金属的完整层 （或者是层 段）构成，各电压电平都要求有独立的层，金属中唯一的间隙是用来放置引脚和 信号馈通的。 早期主要出于费用方面的考虑，主要采用电源总线方案。电源总线与信号线 在同一层面上。必须由电源总线为所有器件提供电源，其他的空间用于走信号线， 电源总线呈长长的窄带状，因而在相对小的截面积上会产生小的电阻。 虽然电阻比较小，但非常重要。即使是小电路板，也能容纳20-30 个器件。 假如20 个器件的电路板上的每个器件吸收200mA 的电流，那么总电流将是4A， 0.125 Ω的总线电阻将产生0.5V 的电压降，假设电源是 5V，则总线上最后一个 器件只可能接收4.5V。 因为电源层填充了整个层，所以唯一的限制是电路板的大小。电源层的电阻 对于提供相同器件数量的电源总线上的电阻来说，只是很小的一部分，因此与电 源总线比较起来，电源层更可能为所有器件提供全部的能量。 在电源总线方案中，电流被限制在由总线定义的路径上。高速器件产生的线 路噪音会影响电源总线上的其它器件。在图2a 所示的电路板上，U9 产生的噪音 通过总线传至U7 。 而在电源层方案中，由于电流路径不受限制，因此噪音电流是分布式的，再 加之阻抗较低，使电源层受噪音的影响比电源总线小。 图2. 电源分布系