电子技术知识小结组合逻辑电路.docVIP

第八章组合逻辑电路 8.1概述 组合逻辑电路：现时的输出仅取决于现时的输入 时序逻辑电路：除与现时输入有关外还与原状态有关 8.2组合逻辑电路分析 分析步骤： 1、由给定的逻辑图写出逻辑关系表达式。 2、用逻辑代数或卡诺图对逻辑代数进行化简。 3、列出输入输出状态表并得出结论。 组合逻辑电路设计（自：已经通过做题体会这种方法了） 分析步骤： 1、指定实际问题的逻辑含义，列出真值表。 2、用逻辑代数或卡诺图对逻辑代数进行化简。 3、选择逻辑器件，写出对应的逻辑函数表达式。 ４、根据逻辑函数表达式和选择逻辑器件画出电路图。 （自：真值表自己会写出来，但还不会把真值表通过卡诺图转化为逻辑表达式） 几种常用的中规模组合逻辑组件 １、加法器（看书，这里还得理解并记住） (1)半加器 (2)全加器 ２、编码器 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 （1）二进制编码器 将一系列信号状态编制成二进制代码。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示N=2n个信号。 （1）三位二进制编码器——八线-三线编码器 设八个输入端为I1(I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。 ；； （2）二---十进制编码器 输入：I0(I9。 输出：F4(F1 0输入 F3 F2 F1 F0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 （３）优先编码器 在允许多个输入信号同时有效，只对优先级别最高者编码的编码器。 常用的MSI：74LS148(8/3线) E1－使能（允许）输入端，低电平有效。 E0、CS－使能优先标志输出端，主要用来级联和扩展。 3、译码器 译码是编码的逆过程，即将某二进制翻译成电路的某种状态。 （1）二进制译码器 将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 (1)2-4线译码器74LS139的内部线路（略：书P234） A1 A0 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 74LS139管脚图（略：幻灯P30） (2)二---十译码器（书：P237） （3）显示译码器 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 显示器件：常用的是七段显示器件 显示译码器：74LS49的管脚图 ４、数据选择器 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。 从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。 四选一集成数据选择器74LS153 输入 输出 A1 A0 W ( ( 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 P240or234图8-17 八选一集成数据选择器74LS151 输入 输出 A2 A1 A0 Y ( ( ( 1 0 1 000…111 0 D0…D7 ( 总结： 1、用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 2、设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。 5、数字比较器 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 （1）一位数值比较器 输入 输出 A B AB A=B AB 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 ；； （2）多位数值比较器 比较原则： A.先从高位比起,高位大的数值一定大。 B.若高位相等,则再比较低位数,最终结果由低位的比较结果决定。 输入 输出 Ai Bi (AB)i-1 (A=B)i-1 (AB)i-1 (AB)i (A=B)i (AB)i 1 0 1 0 0 0 1 0 0 1 Ai=Bi 输出（AB）i、（A=B）i和（AB）i分别等于（AB）i-1、（A=B）i-1和（AB）i-1 四位集成电路比较器74LS85（图：幻灯P60） - 1 - 真值表 8-3译码器逻辑图 F1 F2 F3 I8 I7 I6 I5 I4 I3 I2 I1 E1 74LS148 CS C