besⅲ升级中硅像素径迹室位置校准的mc研究 a mc study of alignment method for the silicon pixel tracker alignment in the upgrade of the besⅲ.pdfVIP

第36卷第4期 核电子学与探测技术 V01．36No．4 Nuclear 2016年4月 ElectronicsDetection 2016 Technology Apr． BESIII升级中硅像素径迹室位置 校准的MC研究 付婷婷1，伍灵慧2，张晋2，王亮亮2，袁野2，张瑶2，李明非1，刘怀民2 (1．东北师范大学，长春130024；2．中国科学院高能物理研究所，北京100049) 摘要：硅像素径迹室是BESIII升级项目之一，离线软件校准是其离线数据处理系统的重要组成部 分，研究过程采用蒙特卡罗方法，将残差法应用于漂移室升级项目中硅像素径迹室的几何位置校准，分 别以ladder、芯片为最小探测单元进行研究，结果表明，该方法可有效应用于硅像素径迹室的位置校准。 关键词：硅像素径迹室；漂移室；校准；残差法 817 A 中图分类号：TL 文献标志码： 文章编号：0258-0934(2016)4-0416-04 北京谱仪(BESIII)…探测器采用漂移室作几何结构，采用残差方法对其进行几何位置校准 为中心径迹探测器，其内室长期工作在高本底 的模拟研究，简单有效的对探测器进行了校准。 环境下，逐渐老化，因此必须升级。硅像素径迹 1探测器几何结构 室(SPT)有很好的空间分辨，较好的抗辐照能 力等优点，成为升级的重要研究方案[2-3]之一。 初步设计方案中，新内室将由三层硅像素 在探测器建造过程中，由于机械精度，安装误差 探测器构成，如图1所示。每层包含24—32个 等因素，不可避免地造成探测器几何位置偏差， 导致径迹重建的系统误差增大，动量分辨变 个芯片组成，芯片沿z方向均匀排列。为了获 差H1，使探测器的实际性能不能达到预期要 得尽可能大的立体覆盖角，ladder长度由内及 求。因此必须通过离线软件校准修正探测器几 外逐层增大，表1中列出硅像素径迹室几何参 何位置偏差，以提高重建精度。 数。升级后的探测器，将保留原漂移室外室结 残差法是高能物理实验中常用的径迹探测 构[5】，外室包含35个信号丝层。目前，BESIII 器校准方法之一。该方法简单稳定，用于对几何 实验数据表明，外室空间分辨已达到120斗m。 偏差较大的探测单元进行初步修正，适合探测器 ▲y ． 校准。本课题基于升级项目中硅像素径迹室的 收稿日期：2016—03—25 基金项目：国家重点基础研究(2015CB856700)，国 图1单层硅像素径迹室的结构示意图 家自然科学基金U1232201资 表1硅像素径迹室几何参数 助。 作者简介：付婷婷(1991一)，女，满族，辽宁丹东人， 在读硕士研究生，从事高能物理离线数据软件研究。 通信作者：伍灵慧，副研究员，E—mail：wulh@ihep． 416 万方数据 差的模拟中考虑外室空间分辨为120岬，硅像 2 2校准方法 素内室空间分辨为10斗m。 探测单元理想位置与实际位置之间的偏差