noc在纳米计算结构下的延迟与拥塞优化映射 latency and congestion aware mapping for noc on nano-scale computing architecture.pdfVIP

下载本文档

2
0
约 5页
2017-09-05 发布于上海
举报
版权申诉

noc在纳米计算结构下的延迟与拥塞优化映射 latency and congestion aware mapping for noc on nano-scale computing architecture.pdf

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

noc在纳米计算结构下的延迟与拥塞优化映射 latency and congestion aware mapping for noc on nano-scale computing architecture

51 计算机工程与设计ComputerEngineeringandDesign2011，V01．32，No．1 NoC在纳米计算结构下的延迟与拥塞优化映射徐文苑，段成华 (中国科学院研究生院信息科学与工程学院，北京100049) 摘要：片上网络(NoC)映射的性能严重依赖于该网络拥有的互联结构。在自组装的纳米计算结构上探索了NoC映射问题，特别研究了在该结构上与最小延迟与拥塞相关的映射问题．提出了一个用于评估传输延迟的模型，并提出了SWMAP映射算法，使应用任务能够映射到具有小世界特性的纳米计算结构上．该算法使用了两种应用任务测试样例进行测试，实验结果表明，与以前的映射算法相比，在小世界网络结构上SWMAP算法得到的平均通信延迟减少了26％-50％．关键词：片上网络；映射；纳米计算结构；小世界网络；延迟；拥塞中图法分类号：TP302文献标识码：A 文章编号：1000-7024(2011)01．0051．04 and aware forNoConnano—scale Latencycongestionmappm’g computing XU Wen．yuan．DUANCheng-hua Abstract：The ofNoC onthe architecture．WeNoC on performancemappingdependsstronglyunderlying explore mapping narlO-scale minimaland aware onsucharchitecturesisaddressed． computingarchitectures．Specifically,thelatencycongestionmapping Wefwst anovelmodelfor a is the present transportlatency,andalgorithm bymilkingpotential evaluating mapping proposed architectureand thecommunication of areusedastestbenchmarks． equalizing processingcapabilities．Twotypesapplications Experi— mental resultsshow with shorter of260／P50％isachieved． that,comparedpreviousworks，a latency architecture；small·-world Keywords：network-on·-chip；mapping；llano·-scalecomputing 的网络拓扑结构。但是，这种只有相邻连接的网络结构，不再 0引言适合用于表示由大量的纳米自组装电子器件互连所形成的超大规模集成电路的工艺技术节点不断缩小，在单个芯 NoC的网络结构。因为以数亿记的自组装纳米器件间，实现片上集成的器件数目越来越多，芯片的计算能力大大增强，但完全规则的结构在技术上十分困难：在自组装过程中，器件与芯片的高集成度却加剧了芯片上全局通信延迟与信号完整性器件之间容易形成随机连接。而除了完全规则的结构和完全问题。片上网络(NoC)作为一种新型的片上通信