VHDL摘记.docVIP

目录 目录 1 VHDL语言重点总结 2 第一部分： 软件工具（quartus2）的使用 2 第二部分： VHDL结构（库、实体、结构体） 2 第三部分：库、实体、结构体分别归纳总结 3 1、 库 3 2、 实体 3 3、 结构体 3 第四部分 VHDL的数据对象 + 实体、结构体、进程结构 3 1、VHDL的数据对象： 3 常量——代表硬件电路中的电源和地，只能赋值一次； 3 变量——用于局部数据的暂时存储，是一种载体，可连续赋值； 3 信号——代表物理设计中某一条硬件连接线，可连续赋值； 3 2、实体、结构体、进程的结构 4 第五部分 数据类型转换 4 1、 函数转换法 4 std_logic_1164中定义了四个转换函数： 4 std_logic_arith中定义的转换函数： 4 std_logic_unsigned中定义的转换函数： 4 2、 类型标识符转换法 5 第六部分 运算符 5 1、 逻辑运算符 5 2、 算术运算符 5 3、 关系运算符 5 第七部分 流程语句 5 1、 顺序语句 5 2、if语句 5 (1) if then 形式 5 (2) if_then_else形式 5 (3)if_then_elsif_else形式 5 3、case语句 5 4、 loop语句 6 （1） for循环语句 6 （2）while 循环语句 6 （3） wait until 语句 6 6、进程语句特点： 6 7、选择信号赋值语句 7 第八部分 元件例化 块语句 子程序 7 1、元件例化 7 2、生成语句 7 3、块语句 8 4、子程序结构 8 4.1、过程 8 4.2、函数在结构体中的应用 9 VHDL语言重点总结 VHDL使用文字语言描述数字电路的语言，专门为特殊的可编程逻辑器件设计。换句话说，就是用语言说明电路如何设计，实现什么功能。下面的内容都是最简单，最基础的，高手请略过。 第一部分： 软件工具（quartus2）的使用 1、设计 先建立工程》》建立工程后，在工程下添加相关文件》》编写电路（通过原理图，VHDL等方式） 仿真 工程下建立波形文件》》simulator tools（先生成仿真功能网表，再开始仿真，最后从report中读结果） 第二部分： VHDL结构（库、实体、结构体） 库（library，引入你所有需要的内容） ： library ieee; use ieee.std_logic_1164.all; 实体（可以理解为设计完后的实物，这里说明最关键的端口）： entity example_std_logic is port(a,b :in std_logic;c :out std_logic); end entity; 结构体（各个输入端口如何被处理，将结果送给输出端口）： architecture test of example_std_logic is begin c=a and b; end test; 这三部分就是VHDL设计的常用的部分，掌握好了这三部分就可以了。程序包（Package）、和配置(Configuration)被省略，有需要再学。下面挨个归纳这三个块。 第三部分：库、实体、结构体分别归纳总结 库 引入库中已存在设计单元（模块）。 使用library引入，use说明程序所要使用的是库中哪一个设计单元。 实体 指设计对象，即要设计的实物，可以是完整系统、电路板、芯片、逻辑单元或门电路。 实体的最大特点：不描述设计的具体功能，只用来描述设计所包含的输入/输出端口及特征。 既然实体最大特点是描述输入输出端口及特征，下一步就是研究端口的描述： 端口说明：port(a,b:in bit;c:out bit); 端口模式：输入、输出、双向（inout）、缓冲（buffer） 数据类型：bit, bit_vector, std_logic, std_logic_vector, Boolean, integer, 枚举类型、物理类型 bit 0或1 std_logic U、X、0、1、Z、W、L、H integer 整数 bit_vector 0和1 的多个实例 std_logic_vector U、X、0、1、Z、W、L、H的多个实体 ‘U’ –