认识单片机中断.pptVIP

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
6.2 中断系统 引起CPU中断的根源,称为中断源。中断源如向CPU提出中断请求,若被响应,CPU就暂时中断原来的事件A,转去处理事件B。对事件B处理完毕后,再回到原来被中断的地方(即断点),称为中断返回。实现上述中断功能的部件称为中断系统(中断机构)。 三、MCS-51中断系统的逻辑结构 小结: 中断优先级是为中断嵌套服务的。 如图,MCS—51具有2级优先级。 1、优先级控制原则: (1)低优先级中断不能打断高优先级的中断服务; 但高优先级中断请求信号可以打断低优先级 的中断服务,从而实现中断嵌套。 (2)如果一个中断请求已被响应,则同级的其它 中断服务将被禁止。即同级中断不能嵌套。 (3)如同级的多个中断请求同时出现,则按CPU 查询次序确定哪个中断请求被响应。 查询次序为:INT0→T0→INT1→T1→RI/TI。 2、控制逻辑: (1)利用中断优先级控制寄存器; (2)2个不可寻址的优先级状态触发器:状态“0”或“1”。 2、中断响应过程 1、中断采样——仅对外中断(INT0、INT1)请求信号; 2、中断查询:单片机在每个机器周期的S5P2采样,按优先级顺序对中断请求标志位进行查询,即先查询高级中断后再查询低级中断,同级中断按“INT0→T0→INT1→T1→RI/TI”的顺序查询。在S6找到中断源,如果查询到有标志位为“1”,则表明有中断请求发生,接着就从相邻的下一个机器周期的S1状态开始进行中断响应。 由于中断请求是随机发生的,CPU无法预先得知,因此在程序执行过程中,中断查询要在指令执行的每个机器周期中不停地重复进行。 3、中断响应:当查询到有效的中断请求时,就进行中断响应。其主要内容是由硬件自动生成一条长调用指令LCALL。其格式为:LCALL addr16,addr16即是由系统设定的5个中断程序的入口地址。 中断响应时间: 某中断的响应时序如图: 4、中断请求的撤消 小 结 1、5个中断源及其对应入口地址: 外中断2个:INT0、INT1 定时中断2个:T0、T1 串行中断1个:RI/TI 2、中断优先原则:分2个优先级; 同级: INT0→T0→INT1→T1→RI/TI。 3、中断响应过程: 4、中断系统内部结构: 5、中断请求的撤消:3类中断请求撤消的异同点。 6、中断源的扩展。 7、定时器/记数器的工作原理、4种工作方式。 8、定时器/记数器与中断的综合应用。 * * 项目四 电子钟设计 任务2 认识单片机的中断 学习内容 1.了解中断的概念、结构与工作原理 2.了解中断的分类。 3.理解中断控制寄存器的设置方法。 5.掌握中断的使用方法。 4.理解中断响应以及中断优先级。 某人看书 执行主程序 中断过程 电话铃响 中断信号INTx=0 中断请求 暂停看书 暂停执行主程序 中断响应 书中作记号 当前PC值入栈 保护断点 电话谈话 执行中断程序 中断服务 继续看书 返回主程序 中断返回 日常事务程序 中断服务程序 一、中断概念 事件B 二、中断源 能发出中断请求信号的各种事件。 如I/O设备、定时时钟、系统故障、软件设定等。 有3类共5个中断: 1、外中断2个:INT0、INT1 由引脚INT0(P3.2)和INT1(P3.3)引入。 2、定时中断2个:T0、T1 无引入端,请求在芯片内部发生。以记数溢出信号作为中断请求,去置位一个溢出标志位。 3、串行中断1个:RI/TI 无引入端,请求在芯片内部发生。接收或发送完一帧串行数据时,就产生一个中断请求。 二、中断源 2、中断允许控制: 总允许开关:EA; 源允许开关:ES、ET1、EX1、ET0、EX0。 3、2级中断优先级控制: 优先级选择开关:PS、PT1、PX1、PT0、PX0。 1、中断源信号: 2个外部中断源信号:INT0、INT1; 2个定时器T0、T1溢出中断请求:TF0、TF1; 1个串行口数据发送、接收结束中断请求:TI、RI。 IT0 IE0 IT1 IE1 TR0 TF0 TR1 TF1 (88H) D0 D1 D2 D3 D4 D5 D6 D7 TCON IT0(IT1):外部中断0(或1)触发方式控制位。 IT0(或IT1)=0:外部中断为电平触发方式; IT0(或IT1)=1:外部中断为边沿触发方式。 IE0(IE1):外部中断0(或1)的中断请求标志位。 ①在电平触发方式时: CPU在每个机器周期的S5

您可能关注的文档

文档评论(0)

xiaofei2001129 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档