PLL频率合成器及噪声基底测量.docVIP

PLL频率合成器的噪声基底测量 简介 在无线应用中，相位噪声是频率合成器的关键性能参数。像PHS、GSM和IS-54等相位调制蜂窝系统的RF系统设计均需要低噪声本地振荡(LO)或频率合成模块，而合成器的综合相位噪声会引起收发器的RMS相位误差。频率切换时间和参考激励抑制对这些数字标准也是很重要的。一个较窄的环路滤波带宽可能会降低锁定状态下的综合相位噪声，但要增加PLL锁定时间。一种标准的测量方法可用于量化由合成器产生的锁相环噪声。 相位噪声频谱 图1：单边相位噪声频谱 对任何频率控制系统，单边带相位噪声都是一个主要参数。边带噪声可能会混入有用频带且降低系统灵敏度，一个典型的PLL噪声特性图如图1所示。使用频谱分析仪时要确保频谱的两边是完全一致的。综合相位噪声与分频比率、环路滤波带宽以及衰减或PLL相位边沿有关。频谱峰值是环频带的函数，而“环内”噪声一般与分频比率成比例。3dB环路带外噪声下降很快，对综合噪声无太大影响。 相位/频率比较器的功能是调整VCO电压，直到反馈信号的频率(和相位)与参考信号的匹配为止。当存在“锁相”状态时，VCO的频率将是比较频率的N倍，其中N是可编程的VCO分频比率。假定相位检测器输入端的任何噪声都被系数N倍乘，并且在PLL环内出现。这一般是合成器分频噪声和相位检测器噪声，显然是对PLL噪声属性的过于简化，但确是一种可行的相位噪声测量方法。 相位噪声基底测量 图2：基本锁相环测量配置 要讨论的基本锁相环配置如图2所示，PLL由高稳定参考晶振、频率合成器(如NS的LMX2332TM)、压控振荡器(VCO)和无源环滤波器组成。所用的晶振参考信号是来自频谱分析仪后边的10MHz信号(约+7dBm或1.42V▼pp▼)。这一配置所用的VCO为ALPS URAE8x934 VCO，它带有一个27MHz/V的可调谐常量，相位锁定在900 MHz。通过采用相对较宽的环路滤波带宽(N=4500时为15kHz)，就可以在30kHz至400kHz的范围内改变参考频率而不必改变元器件值，并且能维持环的稳定性。相位噪声测量的偏移量为150Hz，以确保测量数据落在“环内”曲线的平坦区域。对每一次测量，在1kHz范围内至少要取20个平均值。为得到相位噪声基底数值，频谱分析仪的测量必须通过减去10log解析度带宽来归一化为dBc/Hz。通过减去20log N，噪声就可参照对应于相位检测器的输入。若不考虑频谱分析仪的误差，可得到：相位噪声基底=(来自SA的噪声)-10log(SA解析度带宽)- 20log N，其中SA代表频谱分析仪。 总结 图3：LMX2332的相位噪声基底 LMX2332A的相位噪声基底相对于相位检测器频率的图形如图3所示，它表明相位噪声基底不只与分频比率N有关。对于900MHz VCO频率和30kHz的通道空间，相位噪声基底小于-169dBc/Hz。