P-9章定时器.pptVIP

EV 寄存器( 共29个) 中断控制寄存器（6个） 中断标志寄存器：EVA1FR x (A.B.C) 中断屏蔽寄存器：EVA1MR x (A.B.C) GP：（9个） 定时控制寄存器：GPTCONA 计数器：Tn CNT(n=1.2) 比较寄存器：TnCMPR(1.2) 周期寄存器：TnPR（1.2） 控制寄存器：TnCON（1.2) 两个双缓冲寄存器（映像寄存器） ：PR和CMPR 对它们的写操作，写到缓冲器中，由控制寄存器控制装载。 对CMPR有三种重装载条件为：立即装置， 计数值=0时装载， 计数值=周期值装载 对PR只有计数器为0时才能重新装载。 比较寄存器:(可以使能禁止或允许).可产生比较输出.或启动ADC并产生相应中断申请. 比较输出有四种方式:1。高有效，比较匹配时输出由低变高 2。低有效，比较匹配时输出由高变低 在增/减计数方式下,则第二次比较匹配时，比较输出产生由 高至低（或由低变高）的跳变 3。强制高，比较输出立即变为高 4。强制低，比较输出立即变为低 * 第9章 事件管理器-EVA与EVB EVA与EVB结构完全相同，用名称下标加以区别，外设地址 7400-743FH对EVA进行 管理。7500-753FH对EVB进行管理 每个事件管理器有： 1）定时器GP（2个）输出引脚为：T1PWM/T1CMP GP T2PWM/T2CMP 2）比较单元（3个）每个单元两个输出： CMP PWM1－PWM6 3）捕获单元（3个）输入引脚为：CAP1.2.3 CAP 4)正交脉冲编码电路（2个输入引脚QEP1.2与CAP1.2复用 QEP 另外： 有计数器计数方向选择输入TDIRA：1：加计数 0：减计数 有定时器外部/内部时钟输入：TCLKINA（CPU频率的1/4） 2 6 3 2 EVA EVB各13个引脚 ＥＶＡ内部结构框图 EVA控制寄存器及控制逻辑 GP1比较器 GP1定时器 比较单元 GP2比较器 GP2定时器 MUX 捕获单元 ADC启动 T1PWM/T1CMP TDIRA TCLKＩＮＡ（CLKOUT） PWM1－PWM6 T2PWM/T2CMP CAP1－CAP3/QEP1－QEP2 TDIRA TCLKINA CLKOUT 比较控制寄存器(6个) 控制寄存器：COMCONA 比较方式寄存器：ACTRA 死区时间控制：DBTCONA 比较寄存器：CMPRn(n=1.2.3) 捕获控制寄存器(8 个) 控制寄存器：CAPCONA 状态寄存器：DBTCONA 比较寄存器：CMPRn(n=1.2.3) F1F0f堆栈：CAPnFB0T(n=1.2.3) 一.EVA定时器：有2个 GP1，GP2.结构相同(均为16位寄存器) 1.GP1结构 T1PR T2PR MUX TnCON[0] T1CMPR 比较逻辑 波形发生器 输出逻辑 ＧPTCONA T1CNT 控制逻辑 T1CON ADC启动 CPU时钟 预定标：1－1/128fc TDIRA TCLKINA1/4fc（外部时钟） TnCON[0]：周期寄存器选择，在GP2/GP4时有效， 用于同步方式 0：选择自身的周期寄存器 1：选择T1PR/T3PR 忽略T2PR/T4PR 中断标志 T1CNT： 双向计数器 T1PR： 周期寄存器（映像寄存器） T1CMPR：比较寄存器（映像寄存器） T