原创力文档- 1、本文档共7页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
HCF4011B
QUAD 2 INPUT NAND GATE
PROPAGATION DELAY TIME
tPD = 60ns (Typ.) at VDD = 10V
BUFFERED INPUTS AND OUTPUTS
STANDARDIZED SYMMETRICAL OUTPUT
CHARACTERISTICS
QUIESCENT CURRENT SPECIFIED UP TO
20V DIP SOP
5V, 10V AND 15V PARAMETRIC RATINGS
INPUT LEAKAGE CURRENT
I = 100nA (MAX) AT V = 18V T = 25°C ORDER CODES
I DD A
100% TESTED FOR QUIESCENT CURRENT PACKAGE TUBE T R
MEETS ALL REQUIREMENTS OF JEDEC
DIP HCF4011BEY
JESD13B STANDARD SPECIFICATIONS
SOP HCF4011BM1 HCF4011M013TR
FOR DESCRIPTION OF B SERIES CMOS
DEVICES
DESCRIPTION implementation of the NAND function and
The HCF4011B is a monolithic integrated circuit supplement the existing family of CMOS gates. All
fabricated in Metal Oxide Semiconductor inputs and outputs are buffered.
technology available in DIP and SOP packages.
The HCF4011B QUAD 2 INPUT NAND GATE
provides the system designer with direct
PIN CONNECTION
September 2001 1/7
HCF4011B
INPUT EQUIVALENT CIRCUIT PIN DESCRIPTION
PIN No SYMBOL NAME AND FUNCTION
1, 2, 5, 6, 8, A, B, C, D, E,
Data Inputs
文档评论（0）