实验六 二选一数据选择器地VHDL设计.pptVIP

  1. 1、本文档共36页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验六 二选一数据选择器地VHDL设计

注意,逻辑运算符的左右两边以及代入的信号的数据类型必须是相同的。当一个语句中存在多个逻辑表达式时,除了NOT运算符,其他6种运算符没有优先级之分,在设计中应注意根据实际逻辑表达式设置括号。 逻辑运算符应用举例 y=a XOR b; --逻辑表达式 y=a⊕b y=a AND b AND c AND d; --逻辑表达式 y=a·b·c·d y=(a OR b) AND (c OR d); --逻辑表达式 y=(a+b)·(c+d) 移位运算符操作示意图 移位运算符应用举例: ? A〈=0101; B〈=A SLL 1; --B=1010 C〈=A SRL 1; --C=0010 D〈=A SLA 1; --D=1011 E〈=A SRA 1; --E=0010 F〈=A ROL 1; --F=1010 G〈=A ROR 1; --G=1010 * * * * * 任务分析:数据选择器的功能 1 知识准备:结构体、数据对象与运算符 2 任务实施:二选一数据选择器设计 3 任务五 二选一数据选择器的VHDL实现 * 一、任务分析:数据选择器 在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路,叫做数据选择器,也称多路选择器或多路开关。数据选择器(MUX)的逻辑功能是在地址选择信号的控制下,从多路数据中选择一路数据作为输出信号。因此对于一个具有2n个输入 和1个输出的多路选择器,应有n个地址选择变量。 一) 结构体 ARCHITECTURE 结构体名 OF 实体名 IS [说明语句;] BEGIN [功能描述语句;] END [ARCHITECTURE] [结构体名]; 功能: 对数据类型、常数、信号、子程序和元件等元素的 说明。 描述实体逻辑行为。 二、知识准备:结构体,数据对象与运算符 VHDL结构体术语 说明语句:用于定义结构体中所用的数据对象(常量和信号)和子程序,并对所引用的元件加以说明,但不能定义变量。 功能描述语句:有五种类型,可以把它们看成结构体的五种子结构。这五种语句结构本身是并行语句,但内部可能含有并行运行的逻辑描述语句或顺序运行的逻辑描述语句,如进程内部包含的即为顺序语句。 五种语句结构分别为块语句、进程语句、信号赋值语句、子程序调用语句和元件例化语句。 结构体结构图 由若干并行执行语句包装在一起形成一个子模块。 定义顺序语句模块,用从外部获得的信号值,或内部的运算数据向其它的信号进行赋值。 将设计实体内的处理结果向定义的信号或界面端口进行赋值 用以调用过程或函数,并将获得的结果赋值于信号。 元件调用,用来调用另一个实体所描述的电路。 结构体 说明语句 功能描述语句 块语句 进程语句 信号赋值语句 子程序调用语句 元件例化语句 实体和结构体之间的关系 Input 1 Input n Output 1 Output n 实体 A B C D Sel MUX_Out 2 结构体三种描述方法 行为描述(behavior process) 数据流描述(data flow) 结构化描述(structure) 真值表 布尔方程式 逻辑电路 结构体--行为描述 行为描述是高层次描述方式(类似于真值表),它只描述输入与输出之间的逻辑转换关系,而不涉及具体逻辑电路结构等信息。 主要用于系统数学模型的仿真或系统工作原理的仿真。故其大量采用的算术运算、关系运算、惯性延时、传输延时等描述方式是难于或不能进行逻辑综合的。 Behavior Process描述 architecture one of mux21 is begin y=a when s=0 else b; end one; 真值表 高层次的功能描述,不必考虑在具体电路是怎样实现的。 结构体--数据流描述 数据流描述:也称寄存器(RTL)描述方式,明确描述了数据信号的流动路径、流动方向和流动结果。 它采用类似于逻辑函数式的并行信号赋值语句进行描述。可以描述时序电路,也可描述组合电路。是完全能够进行逻辑综合的描述方式。 architecture one of mux21 is begin y=(a and (not s) ) or (b and s); end one; Data Flow描述 逻辑函数式 结构体--结构化描述 结构化描述:复杂数字逻辑系统的层次化设计法。设计中,高层次的设计模块调用低层次的设计模块,或直接用门电路设计单元来设计一复杂的逻辑电路。 architecture one of mux21 is signal d,e:bit;

文档评论(0)

shaofang00 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档