数字电子技术5章节.ppt

0.现态：触发器接收输入信号之前的状态，叫做现态，用Qn表示 。 次态：触发器接收输入信号之后的状态，叫做次态， 用Qn+1 表示。 The End The End （2）工作原理（内部原理分析） （2）工作原理 （2）工作原理 （2）工作原理 The END The End The End * 基本RS触发器存在的问题： 由与非门组成的基本RS触发器可以实现记忆元件的功能，但是当RS端从“00”变化到“11”时，触发器的下一个状态不能确定，在使用中要加以约束，给使用带来不便。 由或非门组成的基本RS触发器同样存在这一问题。因此，要对触发器的输入加以控制。 实际应用的触发器是电平型或脉冲型触发器，电路的抗干扰能力差。 5.1.1 基本RS触发器 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 * 5.1.2 同步RS触发器 逻辑符号 电路结构 1、电路结构及逻辑符号 电路结构：由基本RS触发器和时钟脉冲控制门电路组成。 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 * 5.1.2 同步RS触发器 逻辑符号 电路结构 1、电路结构及逻辑符号 电路结构：由基本RS触发器和时钟脉冲控制门电路组成。 数字系统中常要求所有触发器在时钟脉冲 CP的控制下同时触发翻转。 2、工作原理 SD=RD =1 CP=1 D D 1 若Q3=0， Q4=1 0 1 1 0 置0维持线， 置1阻塞线 1 0 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 2、工作原理 CP=1 D D 1 若Q3=1， Q4=0 1 0 0 置1维持线 1 1 SD=RD =1 1 5.1.4 边沿触发器 一、 维持阻塞D触发器 置0阻塞线 可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。维持—阻塞触发器因此而得名。 3、触发方式 维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿 触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。 5.1.4 边沿触发器 逻辑符号 一、 维持阻塞D触发器 4、 逻辑功能 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 特性方程 Qn+1=D 状态转换图 D 5.1.4 边沿触发器 一、 维持阻塞D触发器 工作波形 D 触发器的逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 维持阻塞D触发器状态变化产生在时钟 脉冲的上升沿，其次态决定于该时刻前 瞬间输入信号D。 5.1.4 边沿触发器 一、 维持阻塞D触发器 1. 集成主从RS 触发器(TTL集成主从RS触发器74LS71 ) 逻辑符号 引脚分布图 5.2 集成触发器 74LS71为多输入端的单RS触发器，它有3个R端和3个S端，3个R端之间是与逻辑关系，3个S端之间也是与逻辑关系，1R = R1·R2·R3，1S = S1·S2·S3。使用中如有多余的输入端，应将其接高电平。该触发器带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。74LS71为主从型触发器，CP下跳沿触发。 主从RS 触发器74LS71功能表 逻辑符号 定 不 H H H H H L H L H H L H L H H H Qn Qn L L H H H L × × × L H L H × × × H L Q Q 1R 1S 时钟CP 清零 RD 预置SD 输出 输 入 5.2 集成触发器 * 2. 集成主从JK触发器---HC76 逻辑符号 引脚图 预 置 输 入 端 清 零 输 入 端 1）、逻辑符号和引脚图 高速CMOS双JK触发器 属于负跳沿触发的边沿触发器 主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。 5.2 集成触发器 2)JK触发器HC76的逻辑功能表 Qn H H H H H L H L H H L H L H H H Qn L L H H H L × × × L H L H × × × H L Q K J CP 输 出 输 入 2 .集成主从JK触发器---HC76 5.2 集成触发器 3、 集成边沿D触发器 （1）逻辑符号和引脚图 逻辑符号 引脚图 异 步 置 位 端 异 步 清 零 端 1RD 5.2 集成触发器 2、逻辑功能表 不用 1 1 × × 1 0 1 × × 0 1 0 × × Qn 1 1 × ? 1 1 1