AMPAK Module Design Guideline(设计指导) _V1.0.pdfVIP

.tw AMPAK Module Design Guideline 设计指导 1 RFRFRFRF佈佈佈佈 线设计指导线设计指导线设计指导线设计指导  RF布线的宽度设计需考量到线段的阻抗 值值 。其阻抗值需设计至其阻抗值需设计至5050欧姆附近欧姆附近 。（（右右 图为模拟RF布线阻抗的软体画面）  RF布线越长，能量损失越大，因此在RF 布线设计时 ，路径越短越好 。  RF布线上，不能有分支情况发生，如右 图所示。  RF布线若有遇到需转向时，不可用转角 的方式转向，需用弧形的方式使走线转向， 如右图所示。 不正确的RFlayout 正確的RF layout  RF布线下方需有一片完整的金属铺铜作为 RFRF讯号的参考地讯号的参考地 ，其板子佈線結構參考設其板子佈線結構參考設 RF走线走线 計如下圖所示。 不可分支不可分支 RF走线 不可有转角不可有转角 2 硬件设计指导（一）硬件设计指导（一）  请注意搭配晶振所使用到的电请注意搭配晶振所使用到的电 容之容值大小（C26 ，C27 ）, ， 若是采用26MHz,CL=16pF 的 晶振所搭配的外部匹配电容值 需为22pF 。  晶振规格，需注意以下条件 Ground 不可有 11. FFrequency TTollerance +//‐ 断层断层 20ppm 2. ESR60 歐姆 X’tal底 3.3. 2626MHzMHz 晶振內部晶振內部CLCL值需選值需選 下不可下不可 用16pF, 有走线 供应商窗口: 北京办事处, 肖 音 il @h i 肖 音Email: xy@ +8613693345123, +8618601005439 SDIO布线长度 东莞/深圳区业务 需等长 李瑤琪 yaochi.lee@ +8613825735735 HOST SDIO trace ＣＰＵ  连接HOST AP 端与模块端之 SDIOSDIO布线需等长及平行布线需等长及平行 。。另外另外 ，， SDIO布线须避免靠近电源布线 或CLK布线。 3 硬件设计指导硬件设计指导 ((二二)) VBAT  在电源布线方面，请以铺铜之方