第八章节 常用数字接口电路.ppt

主要内容： 7.1 接口电路概述 7.2 可编程定时/计数器8253 7.3 并行接口8255 7.4 可编程串行通信接口8250 目的： 7.1 接口电路概述 CPU与外设之间信息交换的通道 信息缓冲、信息变换、电平转换、联络控制 分类： 8086系统中最常用的数字接口电路芯片： 8253、8255、8250 7.2 可编程定时/计数器8253 掌握: 引线功能及计数启动方法 6种工作方式及其输出波形 应用: 芯片与系统的连接 芯片的初始化编程 定时器和计数器 它们都是由数字电路中的计数电路构成 定时器由数字电路中的计数电路构成，通过记录高精度晶振脉冲信号的个数，输出准确的时间间隔 计数电路如果记录外设提供的具有一定随机性的脉冲信号时，它主要反映脉冲的个数（进而获知外设的某种状态），常又称为计数器 定时/计数器的用途 可以实现定时与计数两个功能，可用于 系统时钟 DRAM刷新定时 定时采样 实时控制 脉冲的计数 。。。 定时功能的实现方法 软件延时 利用微处理器执行一个延时程序段实现 不用硬件，但占用CPU时间、定时精度不高，随系统时钟频率改变 不可编程的硬件定时 采用分频器、单稳电路或简易定时电路控制定时时间 定时电路简单、定时时间可以在一定范围改变 可编程的硬件定时 软件硬件相结合、用可编程定时器芯片构成一个方便灵活的定时电路 具有多种工作方式、能够输出多种控制信号 一、基本功能及内部结构 3个16位的定时/计数器（通道） 每个计数器均可按二进制或二—十进制计数 计数器速率可达2MHz 可编程6种不同的工作方式 所有输入和输出都与TTL电平兼容 连接系统端的主要引线： D7~D0 CS RD WR A1，A0 用于选择四个编址部件之一 计数通道的主要引线（每通道均相同）： CLKn 时钟脉冲输入，计数器的计时基准。 GATEn 门控信号输入，控制计数器的启停。 OUTn 计数器输出信号，不同工作方式下 产生不同波形。 （n=0~2） 8253的内部结构 编程结构—程序员的观点 计数器(3个)——包括 控制寄存器—— 存放控制命令字（只写） 占用4个地址— 3个计数器，1个控制寄存器 定时/计数的工作过程 二、计数启动方式 软件启动过程 硬件启动过程 三、工作方式 方式0——计数结束中断 方式1——可重复触发的单稳态触发器 方式2——频率发生器 方式3——方波发生器 方式4——软件触发选通 方式5——硬件触发选通 方式0 方式1 方式4 方式5 方式0：计数结束中断 方式1：可编程单稳脉冲 方式2：频率发生器（分频器） 方式3：方波发生器 方式4：软件触发选通信号 方式5：硬件触发选通信号 各种工作方式的输出波形 各种工作方式特点 方式0（计数结束中断） 计数过程中，GATE端应保持高电平。 每写入一次初值计数一个周期，然后停止计数。 OUT端输出是一个约(N+1)TCLK宽度的负脉冲。 计数过程中可随时修改初值重新开始计数。 方式1（单稳态触发器） 门控信号GATE端的跳变触发计数，可重复触发。 若下一次GATE上升沿提前到达，则OUT端负脉冲拉宽为两次计数过程之和。 计数过程中写入新初值不影响本次计数。 方式2（频率发生器） GATE为计数的控制信号：GATE变低计数停止，再变高时的下一个CLK下降沿，从初值开始重新计数。 每个计数周期结束时（减到1时），OUT端输出一个TCLK宽度的负脉冲。 计数过程自动重复进行。 计数过程中修改初值不影响本轮计数过程。 方式3（方波发生器） OUT输出方波，前半周期为高，后半周期为低。 计数过程中修改初值不影响本半轮计数过程。 其余的与方式2 类似。 方式4（软件触发选通） 计数过程中，GATE端应保持高电平。 每写入一次初值，计数一个周期，然后停止计数。 每个计数周期结束时（减到0时），OUT端输出一个TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。 方式5（硬件触发选通） 写入初值时，GATE端应保持低电平。 GATE每出现一次正脉冲，计数一个周期，然后停止计数。 每个计数周期结束时（减到0时），OUT端输出一个TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。 四、控制字 用于确定各计数器的工作方式。 8253必须先初始化才能正常工作。 每个计数器都必须初始化一次。 CPU通过OUT指令把控制字写入控制寄存器。 控制字 五、8253的应用 与系统的连接 设置工作方式 置计数初值 与系统的连接示意图 初始化程序流程 写入计数值 选择二进制时 计数值范围：0000H~FFFFH 0000H是最大值，代表65536