CMOS集成电路设计技术基础0809—习题答案.pdf

CMOS 集成电路设计技术基础（2008 年9 月） 习题解答 第1 章 1.1 答：讲义中的关于二输入与非门的SPICE 源程序属于结构域的描述。 第2 章 2 2 2.1 设电子和空穴的迁移率分别为 1350 cm /(V ·s)和500 cm /(V ·s)，试计算本征硅在300K 下的电导率。当掺入百万分之一的As 后，设杂质全部电离，计算其电导率，比本征硅 的电导率增加了多少？ 解： 10 19 2 6  nq 1.010 1.610 1350cm /V s 2.1610 S /cm n n 10 19 2 7  nq 1.010 1.610 500cm /V s 810 S /cm p p 所以本征硅：   2.96106 S / cm n p 22 6 3 16 3 n 5.0210 /10 1/ cm 5.0210 / cm 0 16 19 2 A 五价  5.0210 1.610 1350cm /V s s n 4 3 1.0810 10 10.8s /cm -6 6 因此，掺杂以后，电导率的比为10.8/(2.96 x 10 ) = 3.64 x 10 2.2 掺硼1.1x1016 cm-3 和磷 1.9 x1015 cm-3 的硅样品，试计算室温时的多数载流子浓度和少数 2 2 载流子浓度。如果电子的迁移率μ =1000 cm /(V ·s)，空穴的迁移率μ =360 cm /(V ·s)，计 n p 算样品的电阻率。 解：如果考虑一块半导体掺杂了两种材料： 16 15 15 3 p 0 1.110 910 210 /cm 2 ni 4 3 n 510 cm 0 p 0  p q  n q  2 1015 1.61019 360 5104 1.61019 0 p 0 n 0.1152 51015 0.1152S / cm  1/ 8.68cm 2.3 施主浓度分别为1014 cm-3 和