【精编完整版】关于51单片机八路抢答器毕业论文.docVIP

(此文档为word格式，下载后您可任意编辑修改！) 目 录 第1章 绪 论 1 1.1 例题的仿真 1.2 选题背景、意义 3 1.3 八路抢答器的功能简介 4 第2章 系统硬件设计 5 2.1 芯片的选择 5 2.1.1 控制器的选择 5 2.1.2 显示模块的选择 5 2.1.3 键盘的选择 6 2.2.4 芯片最终选择方案 6 2.2 AT89C51单片机简单概述 7 2.2.1 51系列单片机的功能特性 7 2.2.2 AT89C51单片机结构说明 8 2.3 硬件的构成及功能 10 2.3.1 抢答器的硬件图 11 2.3.2 时钟频率控制电路 11 2.3.3 复位电路的设计 12 2.3.4 报警电路的设计 13 2.3.5 显示电路的设计 13 2.3.6 键盘扫描电路的设计 14 第3章 系统软件设计 16 3.1 系统主程序设计 16 3.2 键盘扫描程序设计 17 3.3 显示程序设计 18 第4章 系统调试与软件仿真 19 4.1 硬件调试 19 4.2 Keil uVision2软件调试 19 4.3 Proteus仿真 20 第5章 总 结 23 附 录 23 附录一 主程序清单 23 附录二 单片机八路智能抢答器原理图 37 参 考 文 献 38 第一章 绪 论 1.2 课本例题仿真 例题 4-6 在Keil uVision2软件中调试程序程序如下： 例题 5-1 在Keil uVision2软件中调试程序程序如下： 1.2 选题背景、意义 当今时代是一个新技术层出不穷的时代，在电子领域尤其是自动化智能控制领域，传统的分立元件或数字逻辑电路构成的控制系统，正以前所未有的速度被单片机智能化控制所取代。单片机具有体积小、功能强、成本低、应用面广等优点，可以说智能化控制与自动控制的核心就是单片机。 目前，抢答器已经作为一种必不可少的工具广泛应用于各种智力和知识竞赛场合，但一般的抢答器可靠性低，使用寿命短，介于这些不方便因素，此次设计提出了用AT89C51单片机为核心控制元件，设计一个简易的八路抢答器。 本方案以AT89C51单片机作为主控核心，与晶振、数码管、蜂鸣器等通过外围接口实现的八路抢答器，利用了单片机的延时电路、按键复位电路、时钟电路、定时器计数器等，设计的八路抢答器不仅具有实时显示抢答选手的号码和抢答时间的功能，同时还利用汇编语言编程，使其实现复位、定时和报警的功能。本次设计的系统实用性强、判断精确、操作简单、扩展功能强。 1.3 八路抢答器的功能简介 此次设计的抢答器具有同步显示的功能，并且有蜂鸣器的辅助，使得整个设计更加完整。 在每次竞赛开始前，主持人读完比赛规则，可以对抢答器进行的时间进行预设。时间设定按键组共有4个按键，其中一个键为抢答时间修改键，一个为回答时间按键，剩下的两个按键为加一和减一按键。 比赛开始，主持人读完题之后按下“开始键”，即抢答开始，蜂鸣器提示一次，此时数码管开始显示30s的倒计时；直到有一个选手按下抢答键，对应的会在数码管上显示出该选手的编号和回答剩余的时间，同时蜂鸣器也会发出一次提示音，以示有人抢答本题；如果在规定的30s时间内没有人做出抢答，则此题作废，开始新一轮的抢答。在抢答和回答时间的最后5s，蜂鸣器都会给予报警提示。在倒计时过程中，主持人可以随时按“停止键”结束本次回答或者抢答。 在主持未按下开始键，若果有人按下抢答键，则属于犯规抢答，此时，数码管上会显示违规选手的编号，同时蜂鸣器会以1s一次的频率发出警告。在每次抢答前后，主持人都可以按下复位键让系统清零，此时数码管上会显示“FFF”。 第2章 系统硬件设计 硬件电路部分是一个完整电路的关键部分，硬件性能的好坏关系到整个系统的性能。本章节主要介绍了八路抢答器的硬件的选择及电路的设计。 2.1 芯片的选择 芯片选择的原则是经济、寿命长、设计简单。对此我们作了详细的论证。 2.1.1 控制器的选择 控制器主要用于对显示、抢答、音乐、计分等。控制器的选择有以下两方案。 方案一：采用FPGA（现场可编程门列阵）作为系统的控制器。FPGA可以实现各种复杂的逻辑功能，规模大，密度高，它将所有器件集成在一块芯片上，减小了体积，提高了稳定性，并且可以应用EDA软件仿真、调试，易于进行功能扩展。FPGA采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模实时系统的控制核心。但由于本设计对数据处理的速度要求不高，FPGA的高速处理的优势得不到充分体现，并且由于其集成度高，使其成本偏高，同时由于芯片的引脚较多，实物硬件电路板布线复杂，加重了电路设计和实际焊接的工作。 方案二：采用AT8951作为系统控制器的CPU方案。单片机算术运算功