第6章 门电路及组合逻辑电路.ppt

二极管“或” 门电路 三极管“非” 门电路 6.3.2 TTL门电路 6.4.3 逻辑函数的化简 6.5 数字集成组合逻辑电路 1. 半加器 2. 全加器 CT74LS139型译码器 6.5.4 数据选择器 例 (4) 用“与非”门构成逻辑电路 由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。 A BC 00 1 0 01 11 10 1 1 1 1 (5) 画出逻辑图 A B C A B C G1 G2 在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。 6.5.1 加法器 加法器: 实现二进制加法运算的电路 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 逻辑符号： 半加器： CO A B S C ? 半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式 逻辑图 =1 . . A B S C 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： 全加器： Ai Bi Ci-1 Si Ci CO ? CI (1) 列逻辑状态表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 逻辑图 =1 1 Ai Ci Si Ci-1 Bi 半加器构成的全加器 1 Bi Ai Ci-1 Si Ci CO ? CO ? 6.5.2 编码器 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n? N 1. 二进制编码器 将输入信号编成二进制代码的电路。 2n个 n位 编码器 高低电平信号 二进制代码 解：(1) 分析要求： 输入有8个信号，即 N=8，根据 2n ? N 的关系，即 n=3，即输出为三位二进制代码。 例：设计一个编码器，满足以下要求： (1) 将 I0、I1、…I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 (2) 列编码表： 输入 输 出 Y2 Y1 Y0 (3) 写出逻辑式并转换成“与非”式 Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7 . . . = I4+ I5+ I6+ I7 Y1 = I2+I3+I6+I7 = I2 I3 I6 I7 . . . = I2 + I3 + I6+ I7 Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7 . . . = I1 + I3+ I5 + I7 (4) 画出逻辑图 1 0 0 0 0 0 0 0 1 1 1 I7 I6 I5 I4 I3 I1 I2