第4章 时序逻辑电路-触发器.pptVIP

4.1 时序电路概述 4.1 时序电路概述 R=0,S=1时: Q=1 1 c d a b C 0 1 1 0 1 1 0 R=1,S=0时: Q=0 R=0,S=0时: 保持 R=1,S=1时: 禁态 C=1 4.2 触 发 器 4.2.3 同步RS触发器 逻辑功能表 RD SD Q n+1 0 0 Q n 0 1 1 1 0 0 1 1 不定 4.2 触 发 器 4.2.3 同步RS触发器 逻辑符号 S R C Q Q 1 0 状态转换图 4.2 触 发 器 4.2.3 同步RS触发器 Q Q Q Q (1)基本RS(与非门） (2)基本RS(或非门） 小 结 S R C Q Q (3)同步RS 4.2 触 发 器 4.2.3 同步RS触发器 触发器的特性方程 (1)基本RS(与非门） (2)基本RS(或非门） (3)同步RS 4.2 触 发 器 0 1 不能确定 0 0 保持原态 1 1 1 0 1 0 1 0 触发器的功能表 1 0 不能确定 1 1 保持原态 0 0 0 0 1 1 1 0 (1)基本RS(与非门） (2)基本RS(或非门） (3)同步RS 4.2 触 发 器 状态转移真值表 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 1* 1 0 0 1* 0 0 0 Qn+1 Qn RD SD 0* 1 1 1 0* 0 1 1 1 1 0 1 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 0 0 Qn+1 Qn RD SD (1)基本RS(与非） (2)基本RS(或非） 4.2 触 发 器 触发器状态转换图 1 0 S=1,R=0 S=0,R=1 S=0 R=X S=X R=0 1 0 S=1,R=0 S=0,R=1 S=1 R=X S=X R=1 (1)基本RS(与非） (2)基本RS(或非） 4.2 触 发 器 e f c d a b D CP CP=0期间，c 、d被锁，D对Q不产生任何影响,Q保持原态。 0 0 1 1 （1）边沿触发工作原理 4.2.4 D触发器 c=1 , d=1反馈到a、b的输入，a、b输出取决于D。 1 1 4.2 触 发 器 1 0 0 1 1 0 1 e f c d a b D C 当D=0时： a＝1，b＝0； 当D=1时： a＝0，b＝1； 4.2 触 发 器 4.2.4 D触发器 （1）边沿触发工作原理 CP上升沿到达时, c、d开启，使c=1, d=0。 1 1 1 1 0 1 1 0 Q翻转为1 0 1 e f c d a b D C 4.2 触 发 器 4.2.4 D触发器 （1）边沿触发工作原理 CP正沿过后，d=0将 c封锁,并使b=1，维持d=0。 1 1 0 0 1 因此在以后CP=1期间D的变化不影响输出。 0 0 1 e f c d a b D C 1 即D触发器的状态变化仅发生在CP：0→1变化的瞬间。 4.2 触 发 器 4.2.4 D触发器 （1）边沿触发工作原理 （2）D触发器的逻辑符号 D C RD SD Q Q D C RD SD Q Q 高电平触发方式 上升沿触发方式 下降沿触发方式 e f c d a b D C RD SD 4.2 触 发 器 4.2.4 D触发器 （4）逻辑功能表 D 0 1 Qn+1 0 1 （3）特性方程 4.2 触 发 器 4.2.4 D触发器 （5）D触发器的状态转换图 1 0 课堂练习：P221　4-3（1～4） 4.2 触 发 器 4.2.4 D触发器 4.2.5 主从触发器 (1)主从RS触发器 4.2 触 发 器 1 RD SD C 主触发器 Q Q RD SD S R 从触发器 Q Q C RD SD S R （1）主从RS触发器 逻辑表达式： 特性表：见P164 表4-6 驱动表： 0 × 1 1 1 0 0 1 0 1 1 0 × 0 0 0 R S 0 1 状态转换图 4.2 触 发 器 4.2.5 主从触发器 （1）主从RS触发器 逻辑表达式： c Q S R 下降沿有效（敏感） 找准触发沿状态看沿前 4.2 触 发 器 4.2.5 主从触发器 J K 不存在禁态 C 主触发器 Q Q RD SD S R 1 RD SD 从触发器 Q Q C RD SD S R (2)主从JK触发器 4.2 触 发 器 4.2.5 主从触发器 JK触发器的状态转换表 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 0 0 Qn+1 Q