时序逻辑设计1.pptVIP

数字电子技术实验 实验3.1 时序逻辑电路设计 1 一、实验目的 1、掌握时序逻辑电路的分析方法。 2、掌握正确画出时序逻辑电路的状态图、正确写出其卡诺图、求出需设计的时序逻辑电路输出方程及驱动方程。 3、掌握利用集成触发器与逻辑门电路设计时序逻辑电路的基本方法 。 二、实验仪器及元器件 1.计算机586 2.计算机仿真软件Multisim 3.多媒体投影仪 4.集成芯片74LS76、74LS74、逻辑门等。 三、实验任务 试用JK触发器74LS76与逻辑门电路实现 一个模8的计数器如图3.4.1 所示，要求 （1）当控制端K=1时，实现模8加法计数器； （2）当控制端K=0时，实现模8减法计数器。 四、实验内容及步骤 4、写出驱动方程 六：实验注意事项 1. 端除了用它来为触发器初态置0或置1时可以输入低电平外，在实验中则必须同时接至高电平 。 2. 本实验也可选用D触发器与门电路实现 3. 用仿真分析软件时可使用仪器库中的逻辑分析仪，同时观察输入CP、输出Q0、Q2、Q2四路波形 4. 在实际实验中是利用示波器观察输出波形。但由于示波器一般只有两个信号通道（即双踪示波器），因此观察时应选择一个基准信号以便比较不同信号之间的关系。一般我们采取两两相比较。 即CP与Q0、Q0与Q1、Q1与Q2。 5、要求用控制端控制一个电路来实现模8加、减计数器 七、实验报告要求 1、写出实现设计计数器模8的步骤 （包括状态转换图、画出卡诺图、求输出方程、驱动方程。） 2、给出所设计电路的电路图。 3、画出Q2、Q1、Q0测得的波形； 4、得出实验结论。 5、完成思考题。 图3.4.1可变模计数器框图 1、写出由控制端K控制实现模8加、减计数器 的状态转换图。 2、写出卡诺图 （1）写出Q2n+1卡诺图 （2）写出Q1n+1卡诺图 （3）写出Q0n+1卡诺图 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 1 Q1nQ0n XQ2n 00 01 11 10 00 11 01 10 Q2n+1 卡诺图 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 Q1nQ0n XQ2n 00 01 11 10 00 11 01 10 Q1n+1 卡诺图 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 Q1nQ0n XQ2n 00 01 11 10 00 11 01 10 Q0n+1 卡诺图 3、根据卡诺图化简，写出触发器的输出方程。 根据JK触发器的特性方程 得出各触发器驱动方程。 J2=K2= J1=K1= J0=K0=1 五、实验电路图 根据上述原理由学生自行设计并绘制实现模8加、减计数器的逻辑电路图。