电子信息EDA实验指导书9.docVIP

EDA实验指导书 余建坤编写 邵阳学院信息工程系 2007年3月 目 录 第一部分 系统使用说明 第一章 GW48教学实验系统原理与使用介绍 第二章 GW48系统实验电路结构图 第三章 GW48CK/GK/PK 系统万能接插口与结构图信号/与芯片引脚对照表 第四章 GW48-PK系统LCD液晶屏使用方法 第一部分 实验指导 第五章 系统开设实验指导 【实验1】实验系统的构成，软件环境的操作（演示或模拟验证实验） 【实验2】1位全加器VHDL文本输入设计 【实验3】2选1多路选择器VHDL设计 【实验4】8位硬件加法器VHDL设计 【实验5】含异步清0和同步时钟使能的4位加法计数器设计 【实验6】7段数码显示译码器设计 【实验7】数控分频器的设计 【实验8】用状态机实现序列检测器的设计 【实验9】用状态机对ADC0809的采样控制电路实现 【实验10】波形发生与扫频信号发生器电路设计 第一部分 系统使用说明 第一章 GW48教学实验系统原理与使用介绍 第一节 GW48系统使用注意事项 a：闲置不用GW48系统时，关闭电源，拔下电源插头！！！ b：EDA软件安装方法可参见光盘中相应目录中的中文README.TXT；详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。 c：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。 d：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔（当适配板上的10芯座处于左上角时，为正确位置）。 e：对工作电源为5V的CPLD（如1032E/1048C、95108或7128S等）下载时。最好将系统的电路“模式”切换到“ b”，以便使工作电压尽可能接近5V。 g: GW48详细使用方法可参见《EDA技术实用教程》配套教学软件*.ppt。 h:主板左侧3个开关默认向下，但靠右的开关必须打向上（DLOAD），才能下载。 i:跳线座“SPS” 默认向下短路（PIO48）；右侧开关默认向下（TO MCU）。 j:左下角拨码开关除第4档“DS8使能”向下拨（8数码管显示使能）外，其余皆默认向上拨。 第二节 GW48系统主板结构与使用方法 附图1-1B、GW48-GK/PK系统目标板插座引脚信号图 附图1-1A为GW48-CK型EDA实验开发系统的主板结构图（GW48-GK/PK型未画出，具体结构说明应该参考实物主板），该系统的实验电路结构是可控的。即可通过控制接口键SW9，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化。这种“多任务重配置”设计方案的目的有3个：1.适应更多的实验与开发项目；2. 适应更多的PLD公司的器件；3. 适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下（请参看相应的实验板板面和附图1-1A）。 以下是对GW48系统主板功能块的注释，但请注意，有的功能块仅GW48-GK获GW48-PK系统存在： 附表1-1 在线编程坐各引脚与不同PLD公司器件编程下载接口说明 PLD公司 LATTICE ALTERA/ATMEL XILINX VANTIS 编程座 引脚 IspLSI CPLD FPGA CPLD FPGA CPLD TCK (1) SCLK TCK DCLK TCK CCLK TCK TDO (3) MODE TDO CONF_DONE TDO DONE TMS TMS (5) ISPEN TMS nCONFIG TMS /PROGRAM ENABLE nSTA (7) SDO nSTATUS TDO TDI (9) SDI TDI DATA0 TDI DIN TDI SEL0 GND VCC* VCC* GND GND VCC* SEL1 GND VCC* VCC* VCC* VCC* GND （1） SW9 ：按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实验电路结构图所示。例如选择了“NO.3”图，须按动系统板上的SW9键，直至数码管SWG9显示“3”，于是系统即进入了NO.3 图所示的实验电路结构。 （2） B2 ：这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。 附图1-1A GW48-CK实验开发系统的板面结构图 可用的目标芯片包括目前世界上最大的六家FPGA/CPLD