oz890 数据手册 编程使用说明.pdfVIP

外部时钟选择 上电复位后，OZ890 选择默认情况下，作为工作时钟的内部时钟。为了得到更准确数据或保持与外部 微处理器的同步，外部时钟可以选择的TCLK 作为工作时钟。当RSTN 引脚为低，如果外部时钟TCLK 的 有 16 个时钟，当TCLK 会切换为工作时钟。一旦当TCLK 是作为工作时钟时，它会一直维持到下次开机 复位。注意当RSTN 引脚为高，即使有外部时钟TCLK 的切换，当TCLK 不会切换为工作时钟。外部时钟 频率可以4MHz 时，高达2MHz，1MHz 或512KHz 指定TCLK_F1 - TCLK_F0 （位[7:6]在操作的寄存器23 点）。 串行通信总线 与串行通信总线，外部微处理器或主机可以直接访问操作寄存器00h〜7FH 的和间接的访问EEPROM 寄存器00h 开始通过操作寄存器5ch〜5Fh 时〜7FH 的。OZ890 支持3 种协议的串行总线进行通信。在所有 情况下，OZ890 芯片作为从器件。 BSEL1,BSEL0(Pin30,Pin31) Bus Type Description 2b00 2 线I2C 总线 2b01 4 线I2C 总线（单方面总线） 2b10 O2 交易单元定义串行总线协议。 2b11 保留。 2 线I2C 总线 在这种情况下，输入时钟引脚26 引脚和来自外部的I2C 主机来了，引脚28 是双向的数据引脚。如需 详细的I2C 协议和定时信息，请参阅I2C 规范。 4 线I2C 总线 在这种情况下，引脚25 是输出时钟引脚（SCLO ）和引脚26 是输入时钟引脚（SCL ），引脚27 是数 据输出引脚（SDAO ），引脚28 是输入数据引脚（SDA ）的。该总线协议和时序与2 相同的-除线I2C 总线 分离输入/输出线。 4 线I2C 总线是很容易与外部通用微处理器和光电耦合器，这将是有用的一些非共同立场和/或嘈杂的 应用。它不仅可以用于软件模式。请参阅申请注意事项“OZ890 安- 2” 的OZ890 4 线I2C 通信接口使用。 I2C PEC 为了获得更高的I2C 通信的可靠性，OZ890 具有的PEC（封包错误检查）选项。如果配置参数PEC_ENB （在EEPROM 寄存器30h 的第4 位）设置为“1” ，在PEC 检查启用若设置为“0” ，PEC 是禁用。在默认情 况下，PEC_ENB 位为“0”禁用PEC 的检查。 OZ890 支持一个字节的I2C 写PEC ，一个字节的I2C 读PEC 的。启动后，所有的I2C 字节用来做PEC 的检查。在CRC 生成多项式= X8+ x2+ x +1 的是用来做PEC 的检查。 对于单字节的I2C 时序写PEC 是如下： 如果PEC 的检查确定，写入数据将被写入到寄存器，而“确认”返回到I2C 主人。如果CRC 校验出错， 写被视为损坏，以便它不能被写入数据寄存器，然后“洛”返回告诉I2C 主有一个周期中的错误。 对于单字节的I2C 时序阅读PEC 是如下： 如果CRC 检查正常，当读取的数据将被视为由I2C 掌握正确的数据;若CRC 校验错误，读取数据将 被视为损坏。不论CRC 校验是否正常的问题时，I2C 主人会发出“洛”告诉OZ890 终止本I2C 读。如果CRC 校验错误时，I2C 主会重新读取数据，或采取其他行动后这个周期。 Pbus 交易单元的定义是凹凸科技的低成本的串行总线。它将与凹凸科技的微处理器解决方案。有2 信号 的交易单元：一个是时钟信号PCLK 的，另一种是双向的数据信号PDATA 区。在PCLK 的（针26 个交易 单元）是从OZ890 输出，所以交易单元之间的时钟和内部时钟同步将相对简单。 上面的时序图是一个写操作中的一个OZ890 从微处理器寄存器。所谓的信号pdata_oe_b 是输出使能 引脚上PDATA 区在微处理器上的一面。 “S”为起始位，“P” 的意思停止位。串行总线空闲时会很高。读写 都开始以“启动”后7 位地址位，使 128 个寄存器进行访问。在最后一个地址位，在RD / WR ＃信号位指示 传输方向（写低，如上所示