硬件工程师面的试题.docVIP

几个硬件工程师面试题 PCB means print circuit board 印刷电路板 PCBA means print circuit board assembly 配好元器件的印刷电路板 2：什么是差分信号线，该怎么布线？ 定义：等值，反相的2根信号线。 布线原则：a：差分线等长 d：线间距离相等，即差分线平行。 3：4层板和6层板的时候，那几层最适合走线？ 4层板：top and bottom layers 6层板：top ，bottom，3th，4th layers 4：电容额定电压一般是实际电压的多少倍？ 1~~2倍 5：解释名次BOM， BGA， TDM。 BOM：bill of material 材料清单 BGA: Ball Grid Array 栅阵列结构的PCB TDM：Time Division Multiplex 时分复用 6：丝印层和阻焊层分别在PCB的第几层？ 丝印层：顶层(Top Overlayer)和底层(Bottom Overlayer) 阻焊层：Solder Mask 于放置阻焊剂,它可以防止在焊接时由于焊锡扩张引起的短路。PCB 99分别在顶层和底层提供了2个阻焊层。 这个问题本身就很模糊。属于垃圾题目。不知道那个出题的人怎么想的。郁闷！！！ 7：默认情况下PCB板厚度是多少？1mil=多少mm？ 默认1.6mm 1mil=0.0254m？ 8：1A电流需要多宽的走线？ 需要1mm的走线 9：FXO都有什么模块？ 主要由CODEC和DAA CODEC主要完成D/A，A/D转化。 DAA是data access arrange 数据存取阵列。功能是仿真一部analog phone 上面答案欢迎大家讨论。谢谢。 问]： 1、电阻电容的封装形式如何选择，有没有什么原则？比如，同样是 104 的电容有 0603、0805 的封装，同样是 10uF 电容有 3216、0805、3528 等封装形式，选择哪种封装形式比较合适呢？ 2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连，有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻，如 22欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？ 3、藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片 0.1μF？有时候看到 0.1μF 和 10μF 联合起来使用，为什么？ 4、所谓 5V TTL 器件、5V CMOS 器件是指什么含义？是不是说该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5v CMOS？ [答]： 1、电阻电容的封装与元件的规格有关，简而言之，对于电阻，封装与阻值（容值）和功率有关，功率越大，封装尺寸越大；对于电容，封装与容值和耐压有关，容值和耐压越高，封装尺寸越大。经验之谈，0603 封装的电容，容值最大为 225（2.2μF），10μF 的电容，应该没有 0805 的封装，而 3216，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的 Datasheet。 2、在芯片的引脚连线之间串入电阻，多见于信号传输上，电阻的作用是防止串扰，提高传输成功率，有时也用来作为防止浪涌电流。电阻值一般较小，低于 100 欧姆。 3、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两个作用：一方面是蓄能电容，避免由于电流的突变而使电压下降，相当于滤纹波，故又称为去藕。另一方面旁路掉该器件的高频噪声，故又称为旁路。数字电路中典型的去耦电容值是 0.1μF。这个电容的分布电感的典型值是 5μH。0.1μF 的去耦电容有 5μH 的分布电感，它的并行共振频率大约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。0.1μF、10μF 的电容并联使用，共振频率在 20MHz 以上，去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路。经验上，每 10 片左右 IC 要加一片 1 个耦合电容，可选 1μF 左右。最好不用铝电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用，可按 C=1/F， 10MHz 取 0.1μF，100MHz 取 0.01μF。 4、泛泛地讲，5V TTL 器件和 5V CMOS 器件统称为 5V 器件，可以讲该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5V CMOS。但 TTL 和 CMOS 器件由于材料的不同，导致其驱动能力、功耗、上升时间、开关速度等参数迥异，分别适用不同的场合。 [问]： 1、我是刚学习单片机系统设计的，感觉有很多地方都是按经验值来选择电阻电