数字集成电路 第十章.pdf

数字集成电路 数字集成电路 -电路、系统与设计 -电路、系统与设计 第十章 时钟问题 第十章 时钟问题 May. 2013 1 1 EE141 2nd Timing Issues © Digital Integrated Circuits 时钟误差 理想时钟信号 不重叠 φ⋅φ 0，对所有t 时钟周期T 全轨输出 V V −V 1 φ DD φ 时钟频率f 无延迟 t 0,t 0 T f r 2 2 EE141 2nd Timing Issues © Digital Integrated Circuits 时钟误差 时钟误差的类型 Clk1 t SK 时钟偏差（Clock Skew） 时钟延迟（Clock Delay） Clk2 tJS 时钟抖动（Clock Jitter） 3 3 EE141 2nd Timing Issues © Digital Integrated Circuits 1. 时钟偏差 定义 集成电路中两点之间时钟翻转在空间上的差别