数字电路辑设计课后答案.docxVIP

《数字电路与逻辑设计》习题答案一、填空（51．625）10 = （ 110011.101 ）2 = （ 33.A ）16（110101.1011）2 =（ 35.B ）163．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD4．（0110 1001 1000）8421BCD= （ 689）10（0110 1001 1000）余3BCD = （ 365）105．（BF.5）16= （1011 1111. 0101）26．16；67．4位8．除2取余法，乘2取余法9．1×2 3 ＋0×2 2 ＋1×2 1 ＋1×2 0 ＋0×2－1 ＋1×2－2 10．2 i ，N i 11．奇校验码12．1，113．与、或、非14．逻辑式、真值表、逻辑图15．输出值“1”的对应最小项相加16．三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加17．2 n 18．相邻码组之间只有一位不同19．n个相领项20．开通，延迟，上升，t ON ＝t d ＋t r 21．关闭，存储，下降，t OFF ＝t s ＋t f 22．从负载流（灌）入反相器（或与非门），低23．从反相器（或与非门）流（拉）到负载，高24．与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强25．最多可以带动10个同类型门电路。26．t PHL ，t PLH ，（t PHL ＋t PLH）/227．短接，短接F 1 ?F 2 ，线与28．“0”，“1”，“高阻”29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门30．V D＋0.7V，－0.7V，极小，激增31．数字，模拟32．电路功耗低、抗干扰能力强、集成度高等33．VNL= ViL(max) － VoL(max)34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关35．只包含门电路（无存储元件）36．37．确定它的逻辑功能，并加以改进38．两数的本位加，不带低位的进位加，带进位加39．16个，低电平“0”，高电平“1”40．它们都有两个稳态，可以触发翻转，故具有记忆能力41．特性表、特性方程、波形图42．D、T、T、RS、JK43．可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发44．主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻45．两门之间因交叉耦合而产生的自锁作用46．RS＝0，R、S不能同时为“1”47．0，148．可控制的计数，计数翻转，保持原状态49．下降，上升，150．边沿触发方式51．同步时序电路，异步时序电路52．触发器53．统计计数脉冲个数54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1Q 0 55．暂存，平移56．串/并转换57．16μS58．波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D 11. B12. A.13. B14. A B三、化简下列各题用代数法化简下列函数为最简与或表达式F＝B＋B＋AC＝B（＋）＋AC＝B＋AC＝B＋ACF＝＋CD＋D＋C＝（＋D）＋（CD＋C）＝＋C＝1F＝AB＋AB＋C＋AC＝AB＋C＋AC＝AB＋CF＝A＋＋＝A＋BCD＋AD＋B＝A＋B将下列函数式化为最小项表达式F＝AB＋BC＋AC＝AB（C＋）＋（A＋）BC＋A（B＋）C＝ABC＋AB＋BC＋ACF＝＝AB＋BC＝AB（C＋）＋（A＋）BC＝ABC＋AB＋BC用代数法证明下列等式左式＝（A＋B）＋（CD＋C）＋＝A＋B＋D＋＋＝A＋B＋D＋＋＝1A⊕0＝A·＋·1＝AA⊕1＝A·＋·1＝A⊕＝A·＋·＝A＋＝1直接写出下列各函数的对偶式F，并用反演规则写出其反演式F＝（A＋）（B＋）（C＋D）＝（＋B）（＋C）（＋A）F＝A·＝·用对偶规划求下列各式的对偶等式左式的对偶式为（A＋B）（＋C）（B＋C＋D）右式的对偶式为（A＋B）（＋C）∴其对偶等式为：（A＋B）（＋C）（B＋C＋D）＝（A＋B）（＋C）（根据对偶规则两式相等，则其对偶式也相等）左式的F1 ＝右式的F2 ＝＋＋其对偶等式为：＝＋＋试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式（1）最小项表达式F（A、B、C）＝或F＝＋C＋BC＋A＋AC最简与或式F＝C＋（2）最小项表达式F（A、B、C、D）＝或F＝＋C＋B＋BC＋A＋AC；最简与或式F＝＋用卡诺图法化简下列函数为最简与或式（1）F＝C＋AD＋（B＋C）＋A＋＝A＋C＋（2）F＝＝A＋C＋＋CD9．（1）错(2)错(3