数字电路与硬件描述语言-杭州电子科技大学试验示范中心网站.doc

基于Verilog HDL的数字电路设计综合性实验 ---《数字电路与硬件描述语言》课程实验手册 目录 前沿 3 1. 数字电路技术 4 2. Verilog HDL简介 6 2.1 什么是Verilog HDL？ 6 2.2 历史 6 2.3 主要能力 7 3. Quartus软件 9 3.1 Quartus 介绍 9 3.2 Quartus 安装 10 4. 实验装置 19 4.1 注意事项 19 4.2 GW48系统主板结构与使用方法 19 4.3 实验电路结构图 24 5. 实验设计 41 5.1 简单加法器设计 42 5.2 与门逻辑设计 51 5.3 译码器设计 59 5.4 比较器设计 67 5.5 数据选择器设计 76 5.6 基本组合逻辑电路设计1 85 5.7 基本组合逻辑电路设计2 86 5.8 基本RS触发器设计 87 5.9 JK触发器设计 91 5.10 D触发器设计 95 5.11 四位二进制同步计数器设计 99 5.12 十进制同步计数器设计 103 5.13 四位双向移位寄存器设计 107 5.14 综合时序逻辑电路设计1 112 5.15综合时序逻辑电路设计2 113 附录 114 Verilog的语法 114  前沿 基于Verilog HDL的数字电路设计（数字电路与硬件描述语言） 是计算机相关各专业的实践性教学环节之一，也是面向高年级本科生硬件设计课程的基础必修课，也是计算机相关专业学生学习其它相关课程的必备前提，如《FPGA/CPLD系统设计与实现》、《接口与通讯》、《单片机与应用》、《计算机组成原理》、《数字系统设计与自动化》等。基本的教材理论教学，学生很难理解数字逻辑的概念和实现方法，导致计算机相关专业的学生对嵌入式系统掌握不足，学习效果往往不令人满意。本综合性实验，结合实际的试验操作和设计，巩固课堂教学内容，使学生掌握数字逻辑电路的基本概念、原理和设计技术，将理论和实验实践相结合，启迪学生思维，激发学生的创新设计能力，培养学生的基本试验规范和技能，循序渐进地引导并提高学生的学习能力与科研兴趣，特此开设本综合性实验教学项目。 本综合性实验教学项目以GP48系列SOPC/EDA实验开发系统为教学平台，结合Verilog HDL和Quartus硬件设计软件，在可编程器件FPGA上设计一系列数字逻辑实验，内容如下： 编制、收集《数字电路与硬件描述语言》课程典型电路的Verilog HDL程序； 将数字电路的Verilog HDL实现，通过Quartus软件，在试验平台上进行编译、时序仿真、并进行电路的寄存器级电路图实现，图文并茂，使得学生更容易掌握教材上的各种逻辑电路的功能，学生的学习兴趣自然就提高了； 将基于Verilog HDL实现的数字逻辑，通过Quartus软件综合，下载到Cyclone系列FPGA器件上，进行硬件实现级的电路实现，可以直观地通过液晶屏或者数码管看到实验结果，进一步激发学生的学习兴趣，提高学生的动手能力； 编写详细步骤的基于Verilog HDL语言的数字电路综合性实验指导书，供学生使用；  数字电路技术 1.1 硬件设计技术 传统的用原理图设计电路的方法已逐渐消失，取而代之，HDL语言正被人们广泛接受，出现这种情况有以下几点原因： 电路设计将继续保持向大规模和高复杂度发展的趋势。90年代，设计的规模将达到百万门的数量级。作为科学技术大幅度提高的产物，芯片的集成度和设计的复杂度都大大增加，芯片的集成密度已达到一百万个晶体管以上，为使如此复杂的芯片变得易于人脑的理解，用一种高级语言来表达其功能性而隐藏具体实现的细节是很必要的。这也就是在大系统程序编写中高级程序设计语言代替汇编语言的原因。工程人员将不得不使用HDL进行设计，而把具体实现留给逻辑综合工具去完成。 电子领域的竞争越来越激烈。刚刚涉入电子市场的成员要面对巨大的压力：提高逻辑设计的效率，降低设计成本，更重要的是缩短设计周期。多方位的仿真可以在设计完成之前检测到其错误，这样能够减少设计重复的次数。因此，有效的HDL语言和主计算机仿真系统在将设计错误的数目减少到最低限方面起到不可估量的作用，并使第一次投片便能成功地实现芯片的功能成为可能。 探测各种设计方案将变成一件很容易、很便利的事情，因为只需要对描述语言进行修改，这比更改电路原理图原型要容易实现得多。 1.2 HDL概述 硬件描述语言（Hardware Description Language）是硬件设计人员和电子设计自动化（EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用Verilog HDL或VHDL建模的复杂数字逻辑进行仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数