课件第2章80x86CPU.pptVIP

第二章 80X86/Pentium系列微处理器 2.1 8086微处理器 从功能上，8086微处理器内部结构由两个逻辑单元组成：一个称为总线接口单元BIU（Bus Interface Unit），另一个称为执行单元EU（Execution Unit）。 执行单元EU包括8个16位的通用寄存器（AX、BX、CX、DX、SP、BP、DI、SI）、一个16位的标志寄存器FLAG、16位的算术逻辑单元ALU及EU控制电路等。执行单元EU的功能是执行指令。EU从指令队列取出指令代码，并在ALU中进行计算，运算结果的特征保存在标志寄存器FLAG中。 总线接口单元BIU包括4个16位的段寄存器（CS：代码段寄存器；DS：数据段寄存器；ES：附加段寄存器；SS：堆栈段寄存器）、一个16位的指令指针寄存器IP、一个与执行单元EU进行通信的内部寄存器、一个20位的地址加法器、总线控制逻辑及先入先出的指令队列。 8086的内部结构 2.1.2 8086的寄存器结构 8086微处理器中设置有一些寄存器，用来暂存参加运算的操作数和运算过程中的中间结果。其内部共有14个16位的寄存器，按功能可分为：4个通用寄存器、4个地址寄存器、4个段寄存器、2个控制寄存器四类。 1．通用寄存器 执行单元EU中设计了4个16位的通用寄存器，分别是累加器AX、基址寄存器BX、计数器CX与数据寄存器DX，它们都可以拆成高8位和低8位两个寄存器来使用，如AX就可拆成AH和AL两个独立的8位寄存器。 2．地址寄存器 执行单元EU中设计了4个16位的地址寄存器，分别是SP、BP、SI与DI，其中前两个称“地址指针”，后两个称“变址寄存器”，它们的一般用法与隐含用法如表2-1所示。 3．段寄存器 总线接口单元BIU中设计了4个16位的段寄存器，分别是代码段寄存器CS、数据段寄存器DS、附加段寄存器ES与堆栈段寄存器SS。 4．控制寄存器 IP称为指令指针寄存器，用于存放偏移地址。CPU从代码段中偏移地址为IP的内存单元中取出指令代码的1个字节后，IP自动加1，指向指令代码的下一个字节。用户程序不能直接访问IP。 FLAG称为标志寄存器，它也是一个16位的寄存器，但只用了其中9位，这9位包括6个状态标志位和3个控制标志位，如图所示。6个状态标志位记录了算术运算和逻辑运算结果的特征，不同的指令对状态标志位的影响是不同的；3个控制标志位被设置后，将对其后的操作产生控制作用。 FLAG： 2.2 8086微处理器引脚信号和典型时序分析 2.2.1　8086微处理器引脚信号 8086微处理器的引脚信号可分为三大类：公用引脚信号、最大工作模式信号和最小工作模式信号。 地址总线和数据总线 1．地址／数据总线AD15～AD0（双向、三态） 这16条信号线是分时复用的双重总线，在每个总线周期开始（T1）时，用作地址总线的低16位，给出要访问的内存单元（或I/O端口）的地址。其他时间为数据总线，用于数据的传输。 2．地址／状态线A19／S6～A16／S3（输出、三态） 这4条总线也是分时复用的双重总线，在每个总线周期开始（T1）时，用作地址总线的高4位，在访问内存储器时，作为高位地址，在I/O操作时，这4位置0；在其他时间，指示CPU的状态信息。 其中，S6恒为低电平，S5反映标志寄存器中中断允许标志工作的当前值；S4,S3表示正在使用的段寄存器，如下表： 3、总线高字节允许／状态，BHE／S7（输出、三态） 在总线开始（T1）时，作为总线高半部分允许信号。当为低电平时，把读写的8位数据与AD15-AD8相连。该信号与A0结合以决定数据是高字节工作还是低字节工作。在总线周期的其他时间，输出状态信号S7。 控制总线 控制总线是传送控制信号的一组信号线，有些用来输出对其他部件的控制信号，有些则接收外部器件对CPU的控制和请求信号。 8086的控制线中有一条MN/MX线，用来控制8086的工作方式。当MN/MX接+5V时，8086处于最小模式；否则处于最大模式，此时，系统总线控制信号由专用的总线控制器8288提供，在最大模式下，允许有多个CPU参与工作。 1、不受MN/MX信号影响的控制信号线 （1）读控制信号线RD（输出、三态） 为低电平时，说明CPU执行读操作。 （2）准备好信号READY（输入） 当被访问的部件（存储器或I/O设备）没有准备好数据，READY为低，CPU插入等待周期TW；当被访问的部件准备好数据，则READY为高，CPU正常完成数据传送。 （3）等待测试信号TEST（输入） 与WAIT指令结合使用，在WAIT指