硬件信号质量I测试规范.docVIP

目 录 1 引言 6 2 适用范围 6 3 信号质量测试概述 6 3.1 信号完整性 6 3.2 信号质量 7 4 信号质量测试条件 12 4.1 单板/系统工作条件： 12 4.2 信号质量测试人员要求： 12 4.3 示波器选择与使用要求： 12 4.4 探头选择与使用要求 13 4.5 测试点的选择 14 5 信号质量测试通用标准 14 5.1 信号电平简述： 14 5.2 合格标准 16 5.3 信号质量测试结果分析注意事项 17 6 信号质量测试方法 19 6.1 电源信号质量测试 19 6.1.1 简述 19 6.1.2 测试项目 19 6.1.3 测试方法 19 6.2 时钟信号质量测试 26 6.2.1 简述 26 6.2.2 测试方法 26 6.2.3 测试指标与合格标准 26 6.2.4 注意事项 28 6.3 复位信号质量测试 29 6.3.1 简述 29 6.3.2 测试方法 29 6.3.3 测试项目与合格标准 29 6.3.4 注意事项 31 6.3.5 测试示例 31 6.4 数据、地址信号质量测试 33 6.4.1 简述 33 6.4.2 测试方法 33 6.4.3 测试项目 34 6.4.4 测试示例： 35 6.5 差分信号质量测试 36 6.5.1 简述 36 6.5.2 测试项目 36 6.5.3 测试方法 36 6.5.4 合格标准 38 6.5.5 注意事项 42 6.5.6 测试示例 42 6.6 串行信号质量测试 43 6.6.1 概述 43 6.6.2 测试项目 44 6.6.3 测试方法 45 6.6.4 合格标准 46 7 信号质量测试Checklist 49 8 测试系统接地说明 51 9 引用标准和参考资料 54 信号质量测试规范 关键词：信号完整性 、测试 摘 要：本规范详细说明了单板信号质量测试的方法。其中包括各类信号波形参数的定义，进行信号质量测试的条件，覆盖范围，合格标准，信号分类，各类信号波形参数的指标，测试点的选择以及测试结果分析重点。 缩略语清单： SI Signal Integrity 信号完整性 TTL Transistor-Transistor Logic 晶体管-晶体管逻辑 CMOS Complementary Metal Oxide Semicondutor 互补金属氧化物半导体 LVTTL Low Voltage TTL 低电压ＴＴＬ LVCMOS Low Voltage CMOS 低电压ＣＭＯＳ ECL Emitter Coupled Logic 发射极耦合逻辑 PECL Pseudo/Positive Emitter Coupled Logic 伪发射极耦合逻辑 LVDS Low Voltage Differential Signaling 低电压差分信号 GTL Gunning Transceiver Logic 射电收发逻辑 HSTL High-Speed Transceiver Logic 高速收发器逻辑 eHSTL Enhanced High-Speed Transceiver Logic 增强高速收发器逻辑 dHSTL Differential HSTL 差分HSTL SSTL Stub Series-terminated Logic 线脚系列终端逻辑 SPI Serial Peripheral Interface 串行外围接口 I2C Inter Integrated Circuit Bus 内部集成电路总线 USB Universal Serial Bus 通用串行总线 引言 《信号质量测试规范》是为了规范和指导 硬件调试、硬件测试 以及 生产测试 时信号质量测试方法及手段，在总结长期实际工作经验的基础上制定的。 由于某些原因的限制，本规范难免会存在着一些纰漏。我们实际使用、遵循规范的过程，也是一个检验和完善规范的过程。希望大家能积极的提出宝贵意见及见解，以保持该规范的的可操作性，推动我司规范性文档的建设进程。 适用范围 本规范作为研发、中试进行信号质量测试的共同标准。 本规范适用所有数字信号的调试、测试过程。测试时应覆盖各个功能模块，包括电源、时钟、复位电路、CPU最小系统、外部接口（E1、网口、串口等等）、逻辑芯片(CPLD/FPGA)、专用电路等等。 模拟电路由于其信号的连续变化性，不能直接应用本规范，可择情参考。 本文档不包括的内容：非信号质量测试内容。例如不适用于部分硬件接口指标测试，系统硬件规格测试、环境测试、EMC测试、安规测试、防护测试、振动测试等。 信号质量测试概述 信号完整性 现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及