电子号刘俊萍实训报告.docVIP

项目一：三人表决权器的设计与装配 实 训 报 告 姓 名 学 号 专 业 数字电子技术 指导教师 林 梅 实训时间 9月26日 电子信息工程系 2011-2012学年第一学期 [设计题目] 项目一：三人表决权器的设计与装配 [设计要求] 1．熟悉各元件的性能和设置元件的参数。 2．对电路图的原理进行分析，并对原理图进行改良。用Mutisim软件中进行仿真调试，弄清楚电路的工作原理。 3. 元件安装符合工艺要求，既考虑其性能又应美观整齐。焊接元件要注意焊点的圆润。 4.对元件的性能进行评估和替换、用性能和使用范围更好，更常用的元件进行替换，使自己实际的元件更接近实际使用。 5.学习数字逻辑电路的设计方法。 [主要技术参数] 多谐振荡器的频率f=1.43/(R1+2R2)*C=2.36HZ LM555CM芯片，74LS194芯片，74LS04芯片 [设计原理及仿真] 1.1设计原理与思路（示例）： 说明：其中由555定时器构成的多谐 振荡器向两个双向移位的寄存器提供时 钟脉冲，随着脉冲的频率变化，二极管 依次点亮。 1.2循环灯方向控制的仿真： 555电路的工作原理555电路的内部电路方框图如图8-1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。是复位端，当其为0时，555输出低电平。平时该端开路或接VCC。Vc是控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。 图8-1? 555定时器内部框图 555定时器构成多谐振荡器如图8-4，由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端放电，使电路产生振荡。电容C在和之间充电和放电，从而在输出端得到一系列的矩形波，对应的波形如图8-5所示。 图8-4? 555构成多谐振荡器 图8-5? 多谐振荡器波形图输出信号的时间参数是：? ??T= =0.7（R1+R2）C =0.7R2C 其中，为VC由上升到所需的时间，为电容C放电所间。555电路要求R1与R2均应不小于1KΩ，但两者之和应不大于3.3MΩ。外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此，这种形式的多谐振荡器应用很广。1、74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的，S0为高电平时，移位寄存器处于向左移位的工作状态，二进制数码在CP脉冲的控制下由高到低逐位移入寄存器，因此可以实现串行输入；在S1为低电平时，移位寄存器处于向右移位的工作状态，二进制数码在CP脉冲的控制下逐位移出寄存器(低位在前，高位在后)。 2、在串行输入、并行输出的转换中，若将四位二进制数码全部送入寄存器内（四位寄存器）。由于每个CP脉冲移位寄存器只移一位，四位二进制数码需要四个CP脉冲。但若四位二进制数码还含有其它检验码(如奇偶校验码)，则总数码有几位就需要几个CP脉冲。 74LS194芯片的个引脚功能： 4LS194是四位双向移位寄存器。 D3，D2，D1，D0是并行置数输入端。 Q3，Q2，Q1，Q0寄存器的输出端。 CP是时钟输出端。 Dsr是左移半行数据输入端。 Dsl是右移半行数据输入端。 M1，M0是工作模式控制端。 /CR是清零 74LS194的功能表： 74LS194芯片的封装： 74LS04芯片的介绍 74LS04是6非门(反相器)他的工作电压5V，他的内部含有6个coms反相器，74LS04的作用就是反相把1变成0，平时在使用中请注意不要芯片的管脚顺序搞错了，下面是芯片的管脚图 74ls04引脚图 [安装及调试] 2.1元件清单： 序号 元件 参数 数量 1 电阻R1 330Ω 9个 2 电阻R2 1KΩ，30KΩ 各1个 3 电