ANST振荡器设计指导.docxVIP

AN2867Application noteOscillator design guidefor ST microcontrollers简介：大部分设计人员对振荡器（Pierce-Gate topology皮尔斯门结构）都很熟悉，但真的明白它是如何工作的人并不多，更甭提设计一个合适的振荡器了。实际上，很多设计人员并未真正关注过振荡器的设计，直到他们发现振荡器不正常运行了（通常这时产品已经投产了）。这本是不应该发生的。许多系统、工程项目的拖延就仅仅是因为一个振荡器没有工作在预计的状态上。振荡器应该在产品设计阶段就得到足够的重视，并且最好是在投产之前。这样设计人员才可能避免大批产品被退回来返修那噩梦样的场景。本应用笔记将介绍皮尔斯（Pierce）振荡器的基本原理，并为如何设计一个优良的振荡器提供指导。同时也会说明如何选取不同的外围元件，并就怎样为振荡器设计一个优良的PCB提供指导。本文档的最后部分就如何选取合适的晶体和外围元件提供一个简单的指导，并列出一些为STM32和STM8A/S推荐的晶体型号（HSE和LSE），以方便快速开始一个设计。石英晶体的特性和模型（Quartz crystal properties and model）石英晶体是一种压电器件，它能够实现电能和机械能的互相转换。这个转换发生在谐振频率处。石英晶体的等效模型如下：Figure 1. Quartz crystal modelC0：代表电极引入的并联电容Lm：（振荡电感）代表晶体的振荡量Cm：（振荡电容）代表晶体的振荡弹性Rm：（振荡电阻）代表电流损耗晶体的阻抗计算式如下：（假设Rm是可以忽略的）图2是晶体在频域内的阻抗曲线。Figure 2. Impedance representation in the frequency domainFs是晶体在Z=0时的串联谐振频率。它的表达式可以从等式（1）中推导出来：Fa是反谐振频率，此时的Z趋于无穷大。从等式（1）中可以推导出它的表达式为：由Fs和Fa界定的区域被称作为并联谐振区域（图2中的阴影部分）。在这段区域内，晶体工作在并联谐振状态下，其表现像一个电感，会在环路中增加180度的相移。它的频率Fp（或FL：负载频率）的表达式如下：从等式4中可以看出，晶体的振荡频率能够通过使用不同的负载电容CL进行调校。这也就是为什么晶体制造商会在他们的晶体数据手册内指明晶体振荡在标定的频率上时所需要的精确的负载电容CL值。表1给出了一个标定为8MHz的晶体，其等效电路元件值的例子。表1 等效电路的参数的例子通过等式（2）、（3）、（4）我们可以算出这个晶体的Fs，Fa，Fp：Fs = 7988768 Hz，Fa = 8008102 Hz如果该晶体电极上的负载电容CL等于10pF,则该晶体将振荡在如下的频率上：Fp = 7995695 Hz如果要精确的得到8MHz的振荡频率，则CL应等于4.02pF。振荡器理论一个振荡器包含一个放大器和一个提供选频的反馈网络。图3是这个基本原理的框图：图3 振荡器原理●A(f) 是放大器的复转移函数（complex transfer function），为保持振荡器的振荡提供能量。●B(f) 是反馈的复转移函数（complex transfer function），用来设置振荡器的频率。为了能够振荡，必须要满足以下Barkhausen条件：闭环增益大于1；总相移为360度。即：启动振荡器需要有一个初始的电能量。上电的瞬间以及噪声都可以提供这种能量。但是，这个能量必须足够大到可以触发振荡器振荡在设计的频率上。数学表达式为：这个表达式意味着开环增益必须远大于1。振荡器达到稳定所需要的时间就取决于这个开环增益。满足了振荡条件并不足以解释晶体振荡器为什么可以起振。实际上，之所以能够起振，是因为在满足了振荡条件后，那个放大器是非常不稳定的，从正反馈网络中引入的任何一点干扰都会导致放大器的失稳并导致起振。这个干扰可以归因于一个上电，一个使能电平的跳变，或者是晶体的热噪声，等等。另外值得注意的是，只有落在串-并频率范围内的噪声能够被放大（译注：“串-并频率范围”是指图2中Fa到Fs之间的频率）。这表示能够触发振荡的频率范围是很小的，这也就解释了为什么晶体振荡器需要如此长的时间才能启动。皮尔斯振荡器（Pierce oscillator）皮尔斯振荡器（Pierce oscillator）在各种应用中使用的非常普遍，因为它功耗低，成本低，并且稳定性好。图4 皮尔斯振荡器（Pierce oscillator）电路Inv：内部的反向器，作为放大器来工作。Q：石英晶体或者陶瓷谐振器。RF：内部反馈电阻。RExt：外部电阻，用于限制反向器的输出电流。CL1和CL2：两个外部负载电容。Cs：MCU引脚（OSC_IN和OSC