VLSI重定时.doc

游弋的灵魂之重定时 ---------------------------------------------------------------------------------------------------------------------- 前面的三章我们介绍了VLSI-DSP硬件架构一些最重要的基本概念，比如迭代边界，之后简单讨论了一下最常见的两项技术：流水线和并行处理。从这一章开始，将隆重推出四件神兵利器，这里要讲第一件，游弋的灵魂之重定时（retiming）。谁是游弋的灵魂？这个疑问暂且记在心里，看完这章就得到答案了。接下来的内容分两节： 延时（也就是寄存器）是如何在系统中游弋的？ 重定时的两个典型用法：流水（pipeline）重定时和割集（cut set）重定时。 讲解：第一节、重定时的来由、做法及性质 很多时候，我们想改变原始系统中延时的数量和分布，以改善系统的某些性能（如面积、速度和功耗）。具体的，流水线就是改变系统延时数目的一个特例。加入流水线后，系统中的延时数目增加了，所付出的主要代价就是面积变大，当然这带来了更快的运行速度。反过来，有时不需要那么快的运行速度，而是想减小面积，可能需要“撤去某些流水线”，以减少延时的数目。注意：延时的多少等同于寄存器的多少。为了能在各个性能指标之间进行灵活的折衷，就希望能制定一套如何来增加或减少系统延时数目以及改变系统延时分布的方法，重定时技术就应运而生了。 所谓的重定时就是一种，在保持系统的功能不变的前提下，改变系统延时数目和分布的方法。重定时在同步电路设计中有很多应用，包括缩短系统的时钟周期、减少系统中寄存器的数目、降低系统的功耗和逻辑综合的规模。以上具体的四种应用我们暂时不拿出来讲，大家可以参照书上的相关文献进行深入的学习，这里要讲解的是重定时最基本的做法和性质，有了这些基本知识，要深入去学习重定时的某项应用就轻松多了。 重定时基于那么一个简单的条件——系统的时不变性（time-invariant system），也就是说时不变系统才可使用重定时（更严格的说是，时不变计算节点才可进行重定时）。首先看看时不变系统的定义： 如果系统的输入输出关系不随时间而改变，那么这个系统就称为时不变系统。这样就意味着输入信号的延时会导致输出信号的延时，如若不然，就是时变系统。用数学公式表示为 其中T表示一个时不变系统，公式的意义是，输入x(n)延时k个周期将导致输出y(n)也延时相同的k个周期。——参考 胡广书《数字信号处理》第一册，1.5节 离散时间系统的基本概念。 ---------------------------------------------------------------------------------------------------------------------- 练习：给定系统 其中n=0，分别判断系统的时不变性。 答案： 因为 但是 显然， 所以，公式1）所示的系统不满足时不变性，是一个时变系统。 令 ，则有 因为 而且 也就是说 简化为 所以，公式2）所示系统满足时不变性。 注：对信号系统不是很熟的同志可以看看相关的书籍，直接跳过这里的讲解也是没有太大问题的。之所以从时不变系统开始讲，是为了能明白重定时的本质而已。 ---------------------------------------------------------------------------------------------------------------------- 例子：将延时D看成是一个算子，则下图所示的系统 可用公式表示为 对于时不变系统而言，输出延时k个周期，也相当于输入延时k个周期，所以有 对应系统结构为 更进一步，有 对应的系统结构为 End 在时不变系统中，延时算子用D表示，Dk表示延时k个周期，k为非负整数，D0（k=0）表示没有延时。假设系统为y(n)=T[x(n)]，对y(n)延时一个周期表示如下 推而广之，对y(n)延时k个周期，有 下图所示四种重定时的情况动画图：1）单输入单输出节点，2）单输入多输出节点，3）多输入单输出节点，4）多输入多输出节点。 对于1）单输入单输出节点，Dk可以从一条输入边移动到一条输出边，反之亦然；2）单输入多输出节点，Dk从一条输入边同时移动到多条输出边，且每条输出边都增加相同的k个延时，反之，每一条输出边同时提供一个Dk，才能将其“合并”移到输出边；3）多输入单输出节点 类似2）的情况；4）多输入多输出节点，每一条输入边同时提供一个Dk，才能“合并”移动到每一条输出边，反之，每条输出边要同时提供一个Dk，才能“合并”移动到每一条输出边。 大