《集成电路设计实践》报告.doc

《集成电路设计实践》报告 题目：4位移位器设计 院系：自动化学院专业班级： 学生学号： 学生姓名： 指导教师姓名： 职称： 教 授 起止时间：2012年12月24日——2013年1月4日 成绩： 《集成电路设计实践》报告正文内容 设计任务：4位移位器设计 1）依据移位器的控制时序要求，给出电路图，完成4位移位器有电路图到晶体管级的转化（需要提出至少2种方案）； 2）绘制原理图（S-Edit），完成电路特性模拟（T-Spice），给出该寄存器的建立和保持时间； 3）遵循设计规则完成晶体管级电路图的版图，流程如下： 版图布局规划——基本单元绘制——功能块的绘制——布线规划——整体版图； 4）版图检查和验证（DRC检查） 5）针对自己画的版图，给出实现该电路的工艺流程图。 电路设计方案的确定 移位操作是一种基本的预算操作，它广泛应用于浮点单元、换算单元以及与常数的乘法中。将一个数据字左移或右移一个常数位数是一个非常简单的硬件操作，并且仅仅通过恰当的信号布线就可以实现。如图1是一个简单的一位可编程移位器。数据A从左端输入，根据不同的控制信号，可以实现左移或右移，或者维持不变。当控制信号Right=1，其余控制信号为0时，实现右移；当控制信号Left=1其余控制信号为0时，实现左移；当Nop=1时，数据按原来方式传递。4位移位器可以通过串联4个这样的单元来实现，下面介绍本次课设所采用的两种电路，即桶形移位器和对数移位器。 1.桶形移位器 图2所示为一个以为宽度为4、字长为4的右移桶形移位器，它由晶体管阵列构成：其行数等于字据的字长，列数等于最大的一位宽度。数据从左端输入，再从右端输出，晶体管的栅极接移位控制线，且样对角线穿过整个阵列，每一行晶体管的源极接本行对应的输出线，漏极根据移位控制信号的不同接对应的输入数据。控制信号可控制移位宽度从0到3变化：当SH0=1(其余控制信号为0)时，数据右移宽度为0，此时相当于传输门；当SH1=1时，数据右移宽度为1；SH2=1时，数据右移宽度为2； SH3=1时，数据右移宽度为3。另外，右移过程中该结构支持符号位A3的自动复制。该电路的主要特点有：一是信号最多只需通过一个传输门，传播延时在理论上是常数，与移位的位数或移位器的规模无关；二是它的版图尺寸中大部分被布线通道占据，由通过该单元的布线数目来决定。 2.对数移位器 对数移位器采用分级的方法来实现移位。总的移位值被分解成几个2的指数值；一个具有最大移位宽度M的移位器包括log2M级，它的第i级工作在移位模式或通过模式，如果在移位模式则数据将移动2^i位，如果工作在通过模式，则原样传送数据。图3是一个移位宽度从0到7的移位器，当控制信号SH4=1（其余控制信号全为0）时构成的是4位移位器。该电路的特点：一是对数移位器无需解码器，二是对较大规模的移位器更有效。 电路特性仿真及分析 本次特性仿真及分析主要针对的是在S-Edit中编辑的桶形移位器原理图。四位MOS移位器寄存器进行功能实现的仿真的步骤是：首先在S-Edit中画出原理图，注意更改MOS管的格式以及尺寸，然后生成netlist；再用T-Spice打开此netlist文件，加载元件库文件cz6h+_v20.lib tt和Dependencies中的tsp71632.dll文件，并输入电源等控制命令语句；最后按Simulation按钮进行仿真，可观察到仿真的图像结果，并选择分层显示，图像如图4所示。其中输入的语句如下： VIN SH0 GND 0 VIN SH1 GND 0 VIN SH2 GND 0 VIN SH3 GND 3.3 VIN IN0 GND PULSE (0 3.3 0 5n 5n 30n 60n) VIN IN1 GND PULSE (0 3.3 0 5n 5n 50n 80n) VIN IN2 GND PULSE (0 3.3 0 5n 5n 70n 100n) VIN IN3 GND PULSE (0 3.3 0 5n 5n 90n 120n) .tran/op 100n 500n method=bdf .print tran v(SH0) v(SH1) v(SH2) v(SH3) v(IN0) v(IN1) v(IN2) v(IN3) +v(OUT0) v(OUT1) v(OUT2) v(OUT3) .end 可以观察到，OUT0、OUT1、OUT2、OUT3的波形和IN3的波形完全相同；只修改控制信号SH，只取其中某一个为高电平信号，得的结果和原理图中的分析结果一致，即： 当SH0为高电平时，OUT3=IN3，OUT2=IN2，OUT1=IN1，OUT0=IN0； 当SH1为高电平时