电子元件FET.doc

FET特性與應用電路 本實驗講義共計頁 2005.8.1 第二次修訂 一、實驗目標 認識FET的特性。 了解各種偏壓方法的差異，以及偏壓與放大的關係。 了解各種型態的FET放大器，並試接Common-Source放大器，以及利用Active Load的放大器。 實驗提示 【認識元件】FET 場效電晶體（Field-Effect Transistor，簡稱FET），與BJT一樣是目前應用非常廣泛的電子元件。以使用者的角度而言，FET與BJT是特性與功能相似的元件，但FET更簡單好用，接近理想的電壓控制電流源（Voltage-Controlled current source）。 BJT是一個電壓控制電流元件（以VBE控制IC），但不是很理想，因為它輸入端（基極）電流不為零且輸入阻抗不是很大，造成一些實用上的麻煩（例如設計BJT放大器時，要考慮IB及輸入電阻的影響）；而就FET而言，就不需考量這些缺點。以MOSFET為例，它與BJT結構其實很像，只是適度地將BJT中窄小的基極（Base）放寬，其巧妙地加上一層SiO2絕緣體使輸入電流為零（輸入阻抗趨近無窮大）。它並揚棄BJT用P-N junction控制電流的想法（這是BJT叫Bipolar Junction Transistor的原因），改以加於SiO2絕緣體上的電壓來控制電流。如此，簡單的想法加上巧妙的結構，便造就一顆近似理想電壓控制電流源的元件。（詳細工作原理請參考Smith Chapter 5或Millman Chapter 4） FET比BJT更容易製造，MOSFET可以接成電阻及電容，而且體積較小，非常適合於積體電路中使用。FET有很好的溫度特性，在溫度變化時，比BJT穩定；但是一般而言，頻率響應較差。 常見的場效電晶體有兩種元件：MOSFET（Metal-Oxide Semiconductor）跟JFET（Junction Field-Effect Transistor），但是不管那一種元件，他們基本的電路特性都是類似的，所以將它們分類為同一類的元件。 由於MOS的結構中的oxide容易被靜電所破壞，而人體有許多的靜電，所以有些注意事項請大家注意： 不論是拔除、掌觸或插入MOS到任何儀器或線路上，一定要先將電源關掉。 移動MOS元件一定要先確定你的人體電位跟所欲拔移的元件電位相等。一般性的做法是先將手去接觸電路單元的框架上（如地線之類）。 另外如果將MOS元件中的各接點短路時可以保護MOS，所以當MOS有短路的時候，一般是先將MOS與外部電路先接好，然後再移去短路（如鋁箔）。 不建議以電銲槍在MOS上銲接；如有必要，在銲接MOS時，一定要先確定銲頭為接地的電位。 減少靜電是保護MOS的方法，所以接地很重要，如不確定一個東西或者你的身體是否有靜電，請先接地，可將靜電移去。 JFET的特性 JFET是三個端點的元件，其三個端點分別為閘極（G極；Gate）、源極（S極；Source）、汲極（D極；Drain）。一般而言，源極跟汲極在結構上互相對稱，可以交換使用，而我們是根據電性來決定何者為源極、何者是汲極。因為一般使用的FET大部分是N-channel，所以下面介紹JFET的特性是以N-channel為主，若是P-channel的元件只要把電壓與電流的極性相反即可。而其電路符號，如Fig. 1所示： Fig. 1 JFET之電路符號 Fig. 2 N-channel JFET Fig. 2(a)是“在不同的VGS下（固定VGS），改變VDS”對ID做的圖；Fig. 2(b)是“固定VDS，改變VGS”對ID做的圖。 FET也和BJT一樣有三個工作模式：飽和模式（Saturation mode），三極模式（triode mode）和截止模式（cutoff mode），茲敘述如下： 飽和區或夾止區（Saturation or Pinch-off Region）：當VDS-VGS≧－VP時（參考Fig.2(a)），JFET像個定電流源，由VGS控制電流的大小，ID不受VDS大小的影響。這個區域也是一般放大電路經常使用的區域。 根據半導體物理的推導，FET特性曲線在飽和區之關係式為： ，（注意：當才在飽和區） 三極區（Triode Region）：當VDS-VGS－VP時（參考Fig.2(a)），JFET的ID不僅會受到VGS影響，也會隨VDS的大小而改變，VDS愈大ID愈大。 在歐姆區的關係式為： 截止區（Cut-off Region）：當VGSVP時（參考Fig.2(a)），JFET不論VDS為多大，其ID都近乎於零，此時JFET是關閉的，稱為截止。 IDSS跟Vp是隨JFET而不同的常數，其定義可由Fig.2(b)上看出（VP為〝開始有電流〞的VGS，IDSS為VGS為零時